

تحلیل غیر خطی جیتر انتقالی در حلقه قفل فاز پمپ بار با استفاده از بسط سری ولترا

هادی ده بوید، حبیب‌الله آدرنگ و محمدباقر توکلی

کوچکی در فرکانس می‌گردد و به عبارت دیگر $(\frac{d}{dt})^n \varphi$ باعث تغییر در دوره تناوب سیگنال از مقدار ایده‌آل آن می‌گردد. بنابراین ممکن است نقاط گذر از صفر در مضارب صحیحی از T رخ ندهد و در نتیجه، انحراف هر دوره تناوبی از مقدار ایده‌آل آن در زمان به عنوان جیتر معرفی می‌گردد. در PLL، دو عامل در جیتر نقش اساسی دارند که جیتر ناشی از سیگنال ورودی و جیتر تولیدی ناشی از عناصر داخلی حلقة می‌باشند. منابع جیتر تولیدی عبارتند از نویز فاز VCO به دلیل نویز عناصر الکترونیکی، ریل موجود بر روی ولتاژ کنترل، جیتر ناشی از آشکارساز فاز و پمپ بار و جیتر ناشی از نویز منبع تغذیه و زیرلایه که از میان آنها جیتر ناشی از VCO بیشترین تأثیر را بر مشخصه جیتر تولیدی دارد. همچنین جیتر انتقالی ناشی از سیگنال ورودی می‌باشد. در استاندارهای عملی مخابرات دیجیتال، مشخصات پاسخ فرکانسی PLL با مشخصات جیتر انتقالی مشخص می‌شود. مشخصه جیتر انتقالی ماهیت یک فیلتر پایین‌گذر را دارد و نشان می‌دهد که اگر فرکانس جیتر ورودی کم باشد، فاز خروجی PLL، فاز ورودی را دنبال می‌کند و عمل قفل فاز صورت می‌گیرد. اما اگر فرکانس جیتر ورودی بالا باشد، آن گاه فاز خروجی کاملاً تغییرات ورودی را دنبال نمی‌کند و خطای فاز وجود خواهد داشت. نتیجه کلی آن است که هارمونیک‌های جیتر آهسته ورودی، بدون تضعیف در خروجی ظاهر می‌شود اما جیتر سریع حذف می‌شود. بنابراین مشخصه جیتر انتقالی را می‌توان به عنوان بهره‌ای که PLL توسط آن جیتر ورودی را تقویت یا تضعیف می‌کند در نظر گرفت.

این مشخصه در واقع همان تابع انتقال حلقة بسته است. مشخصات حوزه فرکانسی جیتر انتقالی باید بعضی از نیازها را برآورده کند. در ابتدا پنهانی باند حلقة PLL باید بسیار کوچک باشد. همچنین پیک جیتر انتقالی باید از یک مقدار مشخصی بیشتر باشد. اگر مقدار پیک جیتر از یک سطح معینی بیشتر باشد پرشی در دامنه فاز خروجی در فرکانس جیتر نزدیک به فرکانس گوشه (F_c) رخ می‌دهد و بنابراین ممکن است که فاز خروجی، فاز ورودی را دنبال نکند.

تلاش‌های بسیار زیادی برای آنالیز دینامیک غیر خطی حلقة PLL انجام شده است [۱] تا [۳]. یکی از اجزای مهم تشکیل‌دهنده PLL، نوسان‌ساز کنترل شده با ولتاژ می‌باشد. در [۴] معادلات تحلیلی فرم بسته‌ای برای دامنه اسیلاتورهای MOS کراس کوپل در حوزه زمان استخراج شده است. روش این مقاله بر مبنای تخمین یک معادله دیگر برای تشریح رفتار آرایش کراس کوپل و یافتن یک راه حل معقول برای معادله دیفرانسیل غیر خطی حاکم بر مدار است. به هر حال تقریباً هیچ کدام از این مراجع، آنالیزی برای طراحی مستقیم PLL فراهم نکرده‌اند و بنابراین تجزیه و تحلیل بسیار کلی‌تری باید انجام شود. اثر جیتر می‌تواند به طور دقیق با استفاده از مدل مارکوف آنالیز شود اما تنها محدود به فیلترهای مرتبه اول می‌باشد (بدون خازن فیلتر حلقة).

وجود عوامل غیر ایده‌آل و غیر خطی که ناشی از رفتار غیر خطی

چکیده: حلقه‌های قفل فاز پمپ بار (CPPLL) به دلیل رفتار غیر خطی ایجاد شده توسط پمپ بار، سیستم‌های غیر خطی‌اند. در یک پمپ بار ایده‌آل، جریان اعمالی ثابت است اما در عمل به علت اثرات غیر ایده‌آل ترانزیستور، ثابت نیست. در این مقاله با در نظر گرفتن اثر مدولاسیون طول کاتال ترانزیستور بر جریان پمپ بار، معادله دیفرانسیل غیر خطی سیستم به دست می‌آید و نشان می‌دهد حلقه قفل فاز یک سیستم غیر خطی حافظه‌دار است و بسط سری ولترا را می‌توان برای تحلیل آن استفاده نمود. در نتیجه روشنی جهت تخمین جیتر انتقالی با فیلتر حلقة مرتبه دوم پیشنهاد می‌شود. جهت بررسی اعتبار نتایج تحلیل، شبیه‌سازی رفتاری جهت بررسی مشخصات جیتر انتقالی استفاده شده و همچنین اثر پارامترهای مختلف حلقة نیز بررسی گردیده است. نتایج نهایی، تطبیق مناسب بین روابط تحلیلی و نتایج شبیه‌سازی را نشان می‌دهد.

کلیدواژه: آشکارساز فاز، حلقة قفل فاز (PLL)، جیتر انتقالی، سری ولترا، نوسان‌ساز کنترل شده با ولتاژ (VCO).


۱- مقدمه

حلقه‌های قفل فاز، بلوک‌های ساختاری آنالوگ هستند که در بسیاری از سیستم‌های آنالوگ و دیجیتال به تعداد زیاد مورد استفاده قرار می‌گیرند. آنها به طور گسترده‌ای جهت تولید کلک در سیستم‌های آنالوگ و دیجیتال همچون ریزپردازنده‌ها، گیرنده‌های بی‌سیم و در انتهای سیستم گیرنده جهت بازیابی داده استفاده می‌شوند. پاسخ PLL به جیتر در بسیاری از کاربردها، اهمیت فوق العاده‌ای دارد چون جیتر در ورودی، باعث ایجاد خطای بیت در یک سیستم انتقال داده می‌گردد. بنابراین تحلیل جیتر در ارزیابی کارایی PLL بسیار مهم است.

در این مقاله ابتدا به معرفی مفهوم جیتر پرداخته می‌شود. در یک PLL ایده‌آل، سیگنال‌های ورودی یا خروجی، سینوسی ایده‌آل در فرکانس $\omega = 2\pi f = 2\pi/T$ هستند و می‌توانند به صورت $A \cos(\omega t)$ بیان شوند. بنابراین دوره تناوب ثابت است و نقاط گذر از صفر دقیقاً در مضارب صحیحی از T رخ می‌دهند. اما در PLL واقعی، سیگنال‌های ورودی یا خروجی به طور کلی به صورت $A \cos[\omega t + \varphi_n(t)]$ در نظر گرفته می‌شوند به گونه‌ای که در آن $(\frac{d}{dt})^n \varphi$ تغییرات فاز تصادفی را نشان می‌دهد که ناشی از منابع نویز داخلی یا خارجی می‌باشند. چون فرکانس، مشتق فاز است می‌توان تصور نمود که $(t) \varphi$ باعث تغییرات تصادفی

این مقاله در تاریخ ۲۲ فروردین ماه ۱۳۹۶ دریافت و در تاریخ ۲ آبان ماه ۱۳۹۶ بازنگری شد.

هادی ده بوید، گروه مهندسی برق، واحد اراک، دانشگاه آزاد اسلامی، اراک، (email: hdehbovid91@iau-arak.ac.ir).
حبیب‌الله آدرنگ، گروه مهندسی برق، واحد نور، دانشگاه آزاد اسلامی، نور، (email: habibadrang@iaunour.ac.ir).
محمدباقر توکلی، گروه مهندسی برق، واحد اراک، دانشگاه آزاد اسلامی، اراک، (email: m-tavakoli@iau-arak.ac.ir).



بنابراین در حالت کلی دو روش برای مدل‌سازی سیستم‌های غیر خطی وجود دارد. در روش اول همانند روش‌های استفاده شده در [۱۱] تا [۱۳]، از ابزارهای نرمافزاری و یا شبکه‌های عصبی و فازی و یا سایر روش‌های بهینه‌سازی برای به دست آوردن مدل جایگزین استفاده می‌شود که در آنها مدل به دست آمده بدون اطلاع از محتويات و رفتار مدار است. روش دومی که برای مدل‌سازی به کار گرفته می‌شود استفاده از روابط ریاضی و معادلاتی ناشی از رفتار مدار است که می‌تواند رفتار سیستم را به صورت ریاضیاتی مدل کند که مسیر اصلی در این مقاله برای تحلیل و رسیدن به هدف بوده است [۱۴] و [۱۵].

با بررسی پژوهش‌هایی که در زمینه تحلیل جیتر صورت پذیرفته‌اند به این نتیجه می‌توان رسید که در تمامی این مقالات، اثر مدولاسیون طول کanal که به عنوان یکی از عوامل مؤثر در غیر خطی سازی حلقه‌های قفل فاز می‌باشد در نظر گرفته نشده است.


در این مقاله با در نظر گرفتن عامل غیر ایده‌آل تأثیر ولتاژ کنترل بر مقدار جریان پمپ بار که به دلیل اثر مدولاسیون طول کanal ترازنیستور می‌باشد معادلات جیتر انتقالی تعیین شده‌اند. این تحلیل، منجر به معادله دیفرانسیل غیر خطی حاکم بر سیستم شده که نمی‌توان از روش‌های خطی برای تحلیل آن استفاده نمود. بنابراین با استفاده از بسط سری ولترا به تحلیل غیر خطی معادلات به دست آمده که ناشی از اثر مدولاسیون طول کanal است پرداخته می‌شود.

این مقاله بدین صورت سازماندهی شده که در بخش دوم به طور خلاصه معماری CPPLL مرتبه دوم بیان شده در مراجع مرور می‌شود و به بررسی اثر عامل غیر ایده‌آل ولتاژ کنترل بر مقدار جریان پمپ بار پرداخته می‌شود که منجر به معادله دیفرانسیل غیر خطی می‌گردد. در بخش سوم از سری ولترا جهت استخراج مشخصه جیتر انتقالی استفاده می‌شود. دقت تحلیل پیشنهادی در بخش چهارم مورد ارزیابی قرار می‌گیرد. نهایتاً در بخش پنجم نتیجه‌گیری انجام می‌شود.

۲- ساختار حلقه قفل فاز پمپ بار مرتبه دوم و تحلیل اثر ولتاژ کنترل بر جریان پمپ بار

شکل ۱ بلوک دیاگرام معمول CPPLL که شامل یک آشکارساز فاز- فرکانس، یک پمپ بار، یک فیلتر حلقة و یک اسیلاتور کنترل شده با ولتاژ است را نشان می‌دهد. آشکارساز فاز- فرکانس (PFD)، اختلاف فاز بین دو لبه ورودی V_{out} و V_{in} را تشخیص می‌دهد و دو سیگنال Q_B و Q_A برای پمپ بار تولید می‌کند. پمپ بار، فیلتر حلقة را که شامل C_p و R_p می‌باشد تغذیه می‌کند. ولتاژ قرارگرفته بر روی فیلتر حلقة، ولتاژ کنترل VCO است که باعث تغییر فرکانس خروجی می‌شود. با این مکانیزم فیدبک، فازهای ورودی و خروجی روی هم قرار می‌گیرند و اختلاف فاز به صفر می‌رسد.

مدل حوزه فاز CPPLL در شکل ۲ نشان داده شده که در آن، K_{VCO} بهره VCO و I_p نشان تزریقی به پمپ بار است که ثابت می‌باشد و از این مدل جهت شیوه‌سازی رفتاری استفاده خواهد شد. برخلاف تحلیل‌های پیشین، رفتار PLL به شدت به جریان پمپ بار



شکل ۱: ساختار CPPLL مرسوم.


ترازنیستورها می‌باشد سبب ایجاد چالش در تحلیل PLL می‌شود. یکی از بخش‌های مهم و به شدت تأثیرگذار بر رفتار PLL آشکارساز فاز است که در بسیاری از تحلیل‌های انجام‌شده رفتار آن خطی در نظر گرفته شده است. بنابراین نیاز به تحلیل جدیدی می‌باشد تا عملکرد غیر خطی آن مورد تحلیل و بررسی قرار گیرد.

در ادامه پژوهش‌هایی هستند که به بررسی جیتر می‌پردازند. به عبارتی با استفاده از تحلیل ریاضی به بررسی رفتار حلقة به ازای جیتر ورودی پرداخته [۵] و [۶] و یا به ارائه مدل مناسب برای تحلیل جیتر می‌پردازند [۷]. در [۵] از فیدبک کمکی برای افزایش سرعت قفل استفاده شده و همچنین بدون در نظر گرفتن اثرات غیر ایده‌آل، مشخصه جیتر انتقالی در PLL مرتبه بالا مورد بررسی قرار گرفته است. در [۶] اثر فیلترهای مختلف از جمله فیلتر بتوروث، بسل و غیره در PLL بر رفتار جیتر انتقالی مورد بررسی قرار گرفته که در این مقاله مدل ایده‌آلی برای بلوک‌های داخلی PLL در نظر گرفته شده است. در [۷] به بررسی اثر جیتر ناشی از هر یک از عناصر حلقة پرداخته شده که در این مقاله نیز مدلی ایده‌آل برای PLL در نظر گرفته شده است.

در بسیاری از پژوهش‌ها به بررسی جیتر در حلقه‌های قفل فاز بندگ- بندگ (BBPLL) پرداخته شده است. این نوع از حلقه‌های قفل فاز، به دلیل رفتار غیر خطی ایجادشده توسط آشکارساز فاز بازتری، سیستم‌هایی به شدت غیر خطی هستند. در [۸] با استفاده از آنالیز سری فوریه، روشی جهت تخمین جیتر انتقالی و جیتر قابل تحمل برای BBPLL مرتبه دوم مشخصه جیتر انتقالی ارائه گردیده و همچنین جیتر قابل تحمل در یک رابطه بسته بر حسب پارامترهای حلقة بیان شده است.

همچنین مقاطعاتی در مورد بررسی جیتر در DLLها نیز بررسی شده‌اند. در [۹] جیتر در DLLها با توجه به ناپایداری آشکارساز فاز- فرکانس محاسبه شده است. در این مقاله ابتدا معادلات حوزه زمان DLLها معرفی شده‌اند و سپس از این معادلات جهت تعیین معادلات حلقة بسته مرتبط با جیتر DLL با آشکارساز فاز- فرکانس نویزی استفاده شده است.

در [۱۰] با آنالیز و شبیه‌سازی رفتاری ساختارهای متفاوت PLL، نشان داده شده که باید میان زمان نشست و جیتر، مصالحه‌ای برقرار گردد. برای اثبات این موضوع، معادلات PLL غیر خطی با استفاده از معادلات بازگشته حوزه زمان استنباط شده است. بنابراین زمان نشست نیز باید در تنسیبی برابر با جیتر برای تعیین میزان کارایی PLL در نظر گرفته شود.



شکل ۴: ساختار PLL مرتبه دوم با جریان متغیر پمپ بار.

$$\begin{aligned} & \Rightarrow \Phi_i \left[\frac{I_p K_{vco}}{\pi C_p} + \frac{\lambda I_p K_{vco} V_{dc}}{\pi C_p} \right] + \Phi'_i [K_v + \lambda K_v V_{dc}] + \\ & \Phi_o \left[-\frac{I_p K_{vco}}{\pi C_p} - \frac{\lambda I_p K_{vco} V_{dc}}{\pi C_p} \right] + \\ & \Phi'_o [-K_v - \lambda K_v V_{dc}] - \Phi''_o = \frac{\lambda I_p}{\pi C_p} - \Phi'_o \Phi_i - \\ & \frac{\lambda I_p}{\pi C_p} \Phi'_o \Phi_o + \frac{\lambda I_p R_p}{\pi} \Phi'_o \Phi'_i - \frac{\lambda I_p R_p}{\pi} \Phi''_o \end{aligned} \quad (8)$$

که در آن

$$K_v = \frac{R_p I_p K_{vco}}{\pi} \quad (9)$$

$$\begin{aligned} & \text{در ادامه با فرض مساوی قراردادن ورودی } (\Phi_i) \text{ با } X \text{ و خروجی } (\Phi_o) \text{ با } Y, \text{ معادله دیفرانسیل غیر خطی به صورت زیر بازنویسی می‌گردد} \\ & a_x x + a_x' x' + b_y y + b_y' y' + b_z z = \\ & c_x x y' + c_y y y' + c_z x' y' + c_z' y' \end{aligned} \quad (10)$$

که در آن، ضرایب a تا c به ترتیب همان ضرایب متضطرر برای Φ_i تا Φ''_o در (8) می‌باشند.

۳- آنالیز جیتر انتقالی با استفاده از سری ولترا


در این بخش ابتدا به معرفی سری ولترا و در ادامه با استفاده از آن به حل معادله دیفرانسیل غیر خطی به دست آمده در بخش قبل پرداخته می‌شود.

۱-۳ بسط سری ولترا

در حلقه قفل فاز به دلیل وجود خازن فیلتر حلقه و رفتار مرتبه اول VCO، سیستم با حافظه است و رفتار غیر خطی آشکارساز فاز سبب می‌شود معادله دیفرانسیل غیر خطی بین ورودی و خروجی به دست آید و برای تحلیل چنین سیستم‌هایی می‌توان از بسط سری ولترا استفاده نمود که جهت توصیف این نوع مدارها از ترکیبی از تئوری کانولوشن و بسط سری تیلور استفاده می‌شود. با این روش، سیستم غیر خطی به زیرسیستم‌های نامحدود شکسته می‌شود [۱۶] و [۱۷]. به $y(t)$ بسط سری ولترا می‌گویند و در حالت کلی به صورت زیر معرفی می‌گردد

$$\begin{aligned} y(t) &= y_n(t) + \dots + y_1(t) = \int_{-\infty}^{+\infty} h_n(\tau) x(t - \tau) d\tau + \\ &\dots + \int_{-\infty}^{+\infty} \dots \int_{-\infty}^{+\infty} h_n(\tau_1, \tau_2, \dots, \tau_n) x(t - \tau_1) x(t - \tau_2) \dots x(t - \tau_n) \quad (11) \\ &\dots \times x(t - \tau_n) d\tau_1 d\tau_2 \dots d\tau_n \end{aligned}$$

که $y(t)$ به عنوان سیگنال خروجی و $x(t)$ به عنوان سیگنال ورودی در حوزه زمان می‌باشند. همچنین به تابع چندبعدی $(\tau_1, \tau_2, \dots, \tau_n)$ هسته ولترا مرتبه n یا پاسخ ضربه غیر خطی مرتبه n گفته می‌شود.



شکل ۵: ساختار پمپ بار.

که متغیر با ولتاژ کنترل است و ایسته می‌باشد زیرا در ساختارهای پمپ بار، تأمین کننده جریان پمپ بار، ترانزیستورهای ماسفت هستند که درین این ترانزیستورها به ولتاژ کنترل متصل است. در شکل ۳ نمونه‌ای از ساختار پمپ بار نشان داده شده است. در این ساختار، M_1 ، نقش سوئیچ S_1 و M_2 ، نقش سوئیچ S_2 را دارد.

همان طور که در شکل ۳ مشاهده می‌شود با تغییر ولتاژ کنترل، ولتاژ V_{ds} ترانزیستور تغییر کرده و در نتیجه جریانی که ترانزیستور PLL و همچنین بار می‌دهد متغیر است. این مسأله در معرفی ساختارهای PLL در تحلیل جیتر حلقه‌های قفل فاز در نظر گرفته نشده است. بنابراین ساختار بلوک دیاگرام PLL مرتبه دوم با در نظر گرفتن اثر مدولاسیون طول کanal در جریان خروجی پمپ بار به صورت شکل ۴ می‌باشد.

هدف به دست آوردن معادله دیفرانسیل غیر خطی حاکم بر سیستم است. با توجه به بلوک دیاگرام فوق می‌توان روابط زیر را بیان نمود

$$\frac{I_p}{2\pi} (1 + \lambda V_{ds}) \cdot (R_p \Delta\varphi + \frac{1}{C_p} \int \Delta\varphi dt) = V_{ctrl} \quad (1)$$

$$\Delta\varphi = \varphi_i - \varphi_o \quad (2)$$

$$V_{ctrl} = \frac{1}{K_{vco}} \times \frac{d\varphi_o}{dt} \quad (3)$$

$$V_{ds} = V_{dc} - V_{ctrl} \quad (4)$$

با قراردادن (2) و (4) در (1)، رابطه زیر به دست می‌آید

$$\begin{aligned} & \frac{I_p}{2\pi} (1 + \lambda (V_{dc} - V_{ctrl})) \times \\ & [R_p (\varphi_i - \varphi_o) + \frac{1}{C_p} \int (\varphi_i - \varphi_o) dt] = V_{ctrl} \end{aligned} \quad (5)$$

حال از طرفین رابطه مشتق گرفته می‌شود

$$\begin{aligned} & \frac{d}{dt} \left(\frac{I_p}{2\pi} (1 + \lambda (V_{dc} - V_{ctrl})) \right) \times \\ & [R_p (\varphi_i - \varphi_o) + \frac{1}{C_p} \int (\varphi_i - \varphi_o) dt] = \frac{d}{dt} (V_{ctrl}) \end{aligned} \quad (6)$$

در نتیجه

$$\begin{aligned} & \frac{I_p}{2\pi} (1 + \lambda (V_{dc} - V_{ctrl})) \times \\ & [R_p \Phi'_i - R_p \Phi'_o + \frac{\Phi_i}{C_p} - \frac{\Phi_o}{C_p}] = V'_{ctrl} \end{aligned} \quad (7)$$

با جایگزینی (3) در (7) و ساده‌سازی روابط، در نهایت معادله تعیین شده پس از ساده‌سازی به صورت یک‌پارچه نوشته می‌شود

$$\begin{aligned} y(t) = & |H_{\text{v}}(j\omega)| \frac{A}{\gamma} \cos(\omega t + \angle H_{\text{v}}(j\omega)) + \\ & |H_{\text{v}}(j\omega, j\omega, -j\omega)| \epsilon \left(\frac{A}{\gamma} \right)^{\gamma} \times \\ & \cos(\omega t + \angle H_{\text{v}}(j\omega, j\omega, -j\omega)) + \dots \end{aligned} \quad (17)$$

که در آن ماسیموم تقریبی فاز خروجی به صورت زیر محاسبه شده است

$$y_{\max} = \varphi_{out}(\max) \approx \sqrt{A^{\gamma} |H_{\text{v}}(\omega)|^{\gamma} + \left[\epsilon \left(\frac{A}{\gamma} \right)^{\gamma} \right]^{\gamma} |H_{\text{v}}(\omega, \omega, -\omega)|^{\gamma}} \quad (18)$$

۴- نتایج شبیه‌سازی و بحث

برای ارزیابی نتایج به دست آمده در تحلیل ارائه شده، در ابتدا جیتر انتقالی CPPLL بدون اثر مدولاسیون طول کanal که مدل حوزه فاز آن در شکل ۲ آمده است شبیه‌سازی شده و نتایج حاصل از آن مشاهده می‌شود. سپس جیتر انتقالی CPPLL با اثر مدولاسیون طول کanal که مدل حوزه فاز آن در شکل ۴ آمده مورد بررسی قرار می‌گیرد و نتایج حاصل از این شبیه‌سازی با نتایج به دست آمده قبلی مقایسه می‌گردد. سپس جیتر انتقالی متناظر که با تحلیل ولترا به دست آمده نیز شبیه‌سازی می‌گردد. همچنین در ادامه به بررسی اثر تغییرات مقاومت و جریان حلقه بر مقدار فرکانس گوشه در مشخصه جیتر انتقالی PLL نیز پرداخته می‌شود.

۴- منحنی مشخصه جیتر انتقالی در حلقه قفل فاز مرسوم

با استفاده از مقادیر جدول ۱، مشخصه جیتر انتقالی در حلقه قفل فاز مرسوم که مدل حوزه فاز آن در شکل ۲ نشان داده شده بر حسب فرکانس رسم گردیده است.

به منظور دستیابی به مشخصه جیتر انتقالی از طریق شبیه‌سازی در سیمولینک متلب، جیتر ورودی سینوسی با یک دامنه ثابت در بازه CPPLL $\varphi_i = A \cos(\omega t)$ به صورت $\varphi_o = \sin(2\pi \times 3 \times 10^5 t)$ مطابق با شکل ۲ اعمال شده است. سپس در هر یک از این فرکانس‌ها، مقدار جیتر خروجی شبیه‌سازی و اندازه‌گیری شده است. به عنوان مثال، جیتر ورودی با دامنه ۱ رادیان و فرکانس ۳ مگاهرتز به صورت $\varphi_i = \sin(2\pi \times 3 \times 10^5 t)$ اعمال شده و سپس دامنه $\varphi_o(t)$ اندازه‌گیری گردیده که برابر $\varphi_{o,p} = -0.967$ رادیان شده است. همچنین با ثابت

$$\begin{aligned} H_{\text{v}}(j\omega_1, j\omega_2, j\omega_3) = & \frac{2c_{\text{v}} j[(\omega_1 + \omega_2) H_{\text{v}}(j\omega_1, j\omega_2) + (\omega_1 + \omega_3) H_{\text{v}}(j\omega_1, j\omega_3)]}{\epsilon b_{\text{v}} + \epsilon b_{\text{v}} j(\omega_1 + \omega_2 + \omega_3)} + \\ & \frac{2c_{\text{v}} j[(\omega_1 + \omega_2) H_{\text{v}}(j\omega_1, j\omega_2)]}{\epsilon b_{\text{v}} + \epsilon b_{\text{v}} j(\omega_1 + \omega_2 + \omega_3) + \epsilon b_{\text{v}} [j(\omega_1 + \omega_2 + \omega_3)]^{\gamma}} + \frac{2c_{\text{v}} j[(\omega_1 + \omega_3) H_{\text{v}}(j\omega_1, j\omega_3)]}{\epsilon b_{\text{v}} + \epsilon b_{\text{v}} j(\omega_1 + \omega_2 + \omega_3) + \epsilon b_{\text{v}} [j(\omega_1 + \omega_2 + \omega_3)]^{\gamma}} + \\ & \frac{2c_{\text{v}} j[(\omega_2 + \omega_3) H_{\text{v}}(j\omega_2, j\omega_3)]}{\epsilon b_{\text{v}} + \epsilon b_{\text{v}} j(\omega_1 + \omega_2 + \omega_3) + \epsilon b_{\text{v}} [j(\omega_1 + \omega_2 + \omega_3)]^{\gamma}} + \frac{2c_{\text{v}} j[(\omega_1 + \omega_2 + \omega_3) H_{\text{v}}(j\omega_1, j\omega_2 + j\omega_3)]}{\epsilon b_{\text{v}} + \epsilon b_{\text{v}} j(\omega_1 + \omega_2 + \omega_3) + \epsilon b_{\text{v}} [j(\omega_1 + \omega_2 + \omega_3)]^{\gamma}} + \\ & \frac{2c_{\text{v}} j[\omega_{\text{v}} H_{\text{v}}(j\omega_{\text{v}}) H_{\text{v}}(j\omega_1, j\omega_2) + \omega_{\text{v}} H_{\text{v}}(j\omega_1) H_{\text{v}}(j\omega_2, j\omega_3)]}{\epsilon b_{\text{v}} + \epsilon b_{\text{v}} j(\omega_1 + \omega_2 + \omega_3) + \epsilon b_{\text{v}} [j(\omega_1 + \omega_2 + \omega_3)]^{\gamma}} + \frac{2c_{\text{v}} j[\omega_{\text{v}} H_{\text{v}}(j\omega_{\text{v}}) H_{\text{v}}(j\omega_2, j\omega_3)]}{\epsilon b_{\text{v}} + \epsilon b_{\text{v}} j(\omega_1 + \omega_2 + \omega_3) + \epsilon b_{\text{v}} [j(\omega_1 + \omega_2 + \omega_3)]^{\gamma}} \end{aligned} \quad (15)$$

$$\begin{aligned} y(t) = & |H_{\text{v}}(j\omega)| \frac{A}{\gamma} \cos[\omega t + \angle H_{\text{v}}(j\omega)] + |H_{\text{v}}(j\omega, j\omega, -j\omega)| \left(\frac{A}{\gamma} \right)^{\gamma} \cos[2\omega t + \angle H_{\text{v}}(j\omega, j\omega, -j\omega)] + \\ & H_{\text{v}}(j\omega, -j\omega) \left(\frac{A}{\gamma} \right)^{\gamma} \rightarrow DC Component + |H_{\text{v}}(j\omega, j\omega, j\omega)| \left(\frac{A}{\gamma} \right)^{\gamma} \cos[3\omega t + \angle H_{\text{v}}(j\omega, j\omega, j\omega)] + \\ & |H_{\text{v}}(j\omega, j\omega, -j\omega)| \left(\frac{A}{\gamma} \right)^{\gamma} \cos[3\omega t + \angle H_{\text{v}}(j\omega, j\omega, -j\omega)] + \dots \end{aligned} \quad (16)$$

جدول ۱: پارامترهای شبیه‌سازی [۸].

C_p (pF)	I_p (μA)	R_p (kΩ)	K_{vco}
۱۵۰	۴۰۰	۳/۵	100×10^6

کانولوشن حوزه فرکانس با استفاده از ضرب تبدیل فوریه پاسخ ضربه مرتبه n و تبدیل فوریه سیگنال‌های ورودی مرتبه n محاسبه می‌گردد. تبدیل فوریه n بعدی هسته ولترا حوزه زمان مرتبه n یعنی $H_n(\omega_1, \omega_2, \dots, \omega_n)$ ، به هسته ولترا حوزه فرکانس ($H_n(t_1, t_2, \dots, t_n)$) منجر می‌شود. همچنین هسته‌های ولترا متقارن هستند به عنوان مثال $H_v(\tau_1, \tau_2) = H_v(\tau_2, \tau_1)$ [۱۶] و [۱۷].

پس تبدیل فوریه نیز متقارن است. ویژگی بسیار مهمی که قابل اثبات نیز هست به صورت زیر بیان می‌گردد [۱۶] و [۱۷]

$$H_n(-j\omega_1, \dots, -j\omega_n) = H_n^*(j\omega_1, \dots, j\omega_n) \quad (12)$$


۲-۳ حل معادله دیفرانسیل غیر خطی با استفاده از بسط سری ولترا

اولین مرحله در آنالیز، تعیین هسته‌های ولترا می‌باشد. تعیین هسته‌های ولترا به راحتی با استفاده از تکنیک تعیین هارمونیک‌ها در حوزه فرکانس که در [۱۶] شرح داده شده است انجام می‌شود. البته بحث در این بخش تنها محدود به رفتار غیر خطی مراتب اول، دوم و سوم است که فرض قابل قبولی در بیشتر موارد عملی می‌باشد. با توجه به پیوست برای سیستم ارائه شده در (۱۰)، هسته‌های مراتب اول، دوم و سوم با استفاده از این روش به صورت (۱۳) تا (۱۵) مشخص شده‌اند

$$H_{\text{v}}(j\omega_1) = -\frac{a_{\text{v}} + ja_{\text{v}}\omega_1}{b_{\text{v}} + b_{\text{v}}(j\omega_1) + b_{\text{v}}(j\omega_1)^{\gamma}} \quad (13)$$

$$\begin{aligned} H_{\text{v}}(j\omega_1, j\omega_2) = & \frac{(jc_{\text{v}}\omega_1)H_{\text{v}}(j\omega_1) + (jc_{\text{v}}\omega_2)H_{\text{v}}(j\omega_2)}{2b_{\text{v}} + 2b_{\text{v}}j(\omega_1 + \omega_2) + 2b_{\text{v}}(j(\omega_1 + \omega_2))^{\gamma}} + \\ & \frac{H_{\text{v}}(j\omega_1)H_{\text{v}}(j\omega_2)jc_{\text{v}}(\omega_1 + \omega_2)}{2b_{\text{v}} + 2b_{\text{v}}j(\omega_1 + \omega_2) + 2b_{\text{v}}(j(\omega_1 + \omega_2))^{\gamma}} \end{aligned} \quad (14)$$

با توجه به تعیین هسته‌های ولترا مرتبه اول، دوم و سوم، می‌توان خروجی کل سیستم را به صورت (۱۶) در نظر گرفت. در این مقاله، خروجی ناشی از هارمونیک‌های اصلی تعیین شده و بنابراین رابطه تقریبی خروجی به صورت زیر بازنویسی شده است



شکل ۶: منحنی مشخصه جیتر انتقالی شبیه‌سازی شده و محاسباتی در CPPLL با اثر مدولاسیون طول کanal.


جدول ۳: مقایسه نتایج شبیه‌سازی و محاسباتی.

فرکانس جیتر ورودی (مگاهرتز)	دامنه جیتر خروجی ($10 \log_{10}$)	
	محاسبه شده	شبیه‌سازی شده
۱	۰	۰
۵	-۱,۸۹	-۱,۹۵
۱۰	-۴,۲۳	-۴,۴
۱۵	-۵,۹	-۶,۱۵
۲۰	-۷,۱۳	-۷,۳۸
۲۵	-۸,۰۴	-۸,۲۷
۳۰	-۸,۷۵	-۸,۹۹

شده است. مشخصه جیتر تولیدی توسط اتصال این نقاط به یکدیگر به دست می‌آید. جهت بررسی دقت و صحت شبیه‌سازی انجام شده در سیمولینک که با توجه به مدل غیر خطی پمپ بار انجام شده است مشخصه تئوری جیتر انتقالی نیز که توسط آنالیز ولترا به صورت (۱۸) نشان داده شده در مطلب شبیه‌سازی گردیده است. به عبارت دیگر برای جیتر انتقالی سینوسی با دامنه مشخص و فرکانس‌های متفاوت، دامنه خروجی ($y(t)$) با رسم (۱۸) در Matlab به دست می‌آید. شکل ۶ نتایج به دست آمده از آنالیز ولترا و شبیه‌سازی سطح سیستم CPPLL را با توجه به مدل غیر خطی پمپ بار مطابق با ۶ رسم می‌کند. همچنین مقادیر حاصل از شبیه‌سازی جیتر انتقالی به ازای جیتر ورودی با دامنه ۱ رادیان و بازه فرکانسی ۱ تا ۳۵ مگاهرتز در جدول ۳ نشان داده شده است. مقایسه میان مقادیر شبیه‌سازی شده و محاسبه شده، دقت معادلات تحلیلی را نشان می‌دهد.

حال با توجه به نتایج به دست آمده از تحلیل و شبیه‌سازی جیتر انتقالی PLL با جریان پمپ بار متغیر، برای مقایسه بین این نتایج با PLL که جریان پمپ بار آن ثابت در نظر گرفته می‌شود جدول ۴ ارائه شده که نشان دهنده کارایی تحلیل پیشنهادی می‌باشد.

همان طور که مشاهده می‌شود بدون در نظر گرفتن اثر مدولاسیون طول کanal، فرکانس گوشاهای جیتر انتقالی به دست آمده PLL مرسوم با فرکانس گوشاهای جیتر انتقالی تعیین شده PLL با اثر مدولاسیون طول



شکل ۵: منحنی مشخصه جیتر انتقالی شبیه‌سازی شده در CPPLL مرسوم.


جدول ۲: مقادیر حاصل از شبیه‌سازی جیتر انتقالی در CPPLL مرسوم.

فرکانس ورودی (مگاهرتز)	دامنه جیتر خروجی ($10 \log_{10}$)
۱	۰
۵	-۲,۲
۱۰	-۴,۷۱
۱۵	-۶,۳۸
۲۰	-۷,۵۷
۲۵	-۸,۵۴
۳۰	-۹,۳
۳۵	-۱۰


نگهداشتن دامنه جیتر ورودی، دامنه خروجی برای سایر فرکانس‌های ورودی نیز اندازه‌گیری شده است. مشخصه جیتر تولیدی توسط اتصال این نقاط به یکدیگر به دست می‌آید. شکل ۵ نتایج به دست آمده از آنالیز ولترا و شبیه‌سازی سطح سیستم CPPLL را با توجه به مدل خطی پمپ بار مطابق با شکل ۲ رسم می‌کند. همچنین مقادیر حاصل از شبیه‌سازی جیتر انتقالی به ازای جیتر ورودی با دامنه ۱ رادیان و بازه فرکانسی ۱ تا ۳۵ مگاهرتز در جدول ۲ نشان داده شده است.

۴-۲ منحنی مشخصه جیتر انتقالی در حلقه قفل فاز با اثر مدولاسیون طول کanal

شبیه‌سازی سطح سیستم با استفاده از مدل حوزه فاز اضافی CPPLL که در شکل ۴ آمده است انجام گردیده و مقادیر پارامترهای مطابق با جدول ۱ می‌باشند. به منظور دستیابی به مشخصه جیتر انتقالی از طریق شبیه‌سازی در سیمولینک مطلب، جیتر ورودی سینوسی با یک دامنه ثابت در بازه فرکانسی ۱ تا ۳۰ مگاهرتز به CPPLL مطابق با شکل ۴ اعمال شده است. سپس در هر یک از این فرکانس‌ها، مقدار جیتر خروجی شبیه‌سازی و اندازه‌گیری شده است. به عنوان مثال، جیتر ورودی با دامنه ۱ رادیان و فرکانس ۵ مگاهرتز به صورت (t) $\varphi_i = \sin(2\pi \times 5 \times 10^6 t)$ اعمال شده است. سپس دامنه (t) φ_o اندازه‌گیری گردیده که برابر $\varphi_{o,p} = -1,89$ رادیان شده است. همچنین با ثابت نگهداشتن دامنه جیتر ورودی، دامنه خروجی برای سایر فرکانس‌های ورودی نیز اندازه‌گیری



شکل ۶: تغییرات فرکانس گوشه نسبت به مقاومت حلقة.



شکل ۷: تغییرات فرکانس گوشه نسبت به مقاومت حلقة.

جدول ۴: مقایسه نتایج شبیه‌سازی و محاسباتی.

فرکانس گوشه‌ای جیتر انتقالی F_c (MHz)	حالات‌های مختلف حلقة قفل فاز
۲۶۳	حلقه قفل مرسوم (شبیه‌سازی)
۲۹۲	حلقه قفل فاز با اثر مدولاسیون طول کانال (شبیه‌سازی)
۲۹	خروجی تقریبی بسط ولتا (محاسباتی)

کanal حدود ۱۰ درصد متفاوت است. بنابراین مشخصه جیتر انتقالی با تحلیل‌های جدید، بهبود یافته و از دقت بالاتری برخوردار است.

۴-۳ بررسی اثر تغییرات مقاومت و جریان حلقة

با بررسی و مقایسه نتایج تحلیلی و شبیه‌سازی در مورد PLL مشاهده شد که اثر مدولاسیون طول کانال که ناشی از ولتاژ درین-سورس ترانزیستور ماسفت می‌باشد به عنوان یک عامل غیر خطی مؤثر در حلقات‌های قفل فاز باید در نظر گرفته شود. در ادامه با در نظر گرفتن اثر مدولاسیون طول کانال در حلقة قفل فاز پمپ بار به بررسی اثر تغییرات مقاومت و جریان حلقة بر فرکانس گوشه‌ای منحنی جیتر انتقالی PLL پرداخته می‌شود تا دقت روابط ارائه شده مورد ارزیابی قرار گیرد.

۴-۳-۱ بررسی اثر تغییرات R_p

به منظور تعیین منحنی تغییرات فرکانس گوشه جیتر انتقالی PLL بر حسب مقاومت حلقة، مقادیر مقاومت در بازه ۱ کیلوواهم تا ۵ کیلوواهم با گام‌های ۰/۵ کیلوواهم تغییر داده شده و مقادیر فرکانس گوشه در هر یک از این مقادیر به دست آمده است. به عنوان مثال، فرکانس گوشه به ازای مقادیر جدول ۱ که در آن مقادیر ۳/۵ کیلوواهم در نظر گرفته شده برابر ۲/۹ مگاهرتز می‌باشد. همچنین از (۱۸) فرکانس گوشه به ازای سایر مقادیر مقاومت حلقة در این بازه به دست آمده است. سپس با اتصال نقاط به دست آمده، منحنی تغییرات فرکانس گوشه بر حسب مقاومت حلقة به صورت شکل ۷ به دست آمده است. همچنین برای تصدیق تحلیل‌های ارائه شده، نتایج شبیه‌سازی سیمولینک نیز به ازای مقادیر جدول ۱ و تغییر مقاومت حلقة در همین بازه بررسی شده است.

همان طور که مشاهده می‌گردد با افزایش مقادیر مقاومت حلقة، فرکانس گوشه افزایش می‌یابد و نتایج شبیه‌سازی منطبق بر نتایج محاسباتی ارائه شده می‌باشد.

۵- نتیجه‌گیری

حلقات‌های قفل فاز پمپ بار (CPPLL) به دلیل رفتار غیر خطی ایجاد شده توسط پمپ بار، سیستم‌های غیر خطی اند. در یک پمپ بار ایده‌آل جریان اعمالی ثابت است اما در عمل وابسته به اثرات غیر ایده‌آل ترانزیستور است. در این مقاله با در نظر گرفتن اثر مدولاسیون طول کانال ترانزیستور بر جریان پمپ بار، معادله دیفرانسیل غیر خطی سیستم به دست آمده و نشان داده شد که حلقة قفل فاز، یک سیستم غیر خطی حافظه‌دار است و از بسط سری ولتا برای تحلیل آن استفاده شده است. در نتیجه روشی جهت تخمین جیتر انتقالی با فیلتر حلقة مرتبه دوم پیشنهاد شده است. جهت بررسی اعتبار نتایج تحلیل، شبیه‌سازی رفتاری جهت بررسی مشخصات جیتر انتقالی استفاده گردیده و نتایج نهایی، تطبیق مناسب بین روابط تحلیلی و نتایج شبیه‌سازی را نشان داده است. با توجه به نتایج شبیه‌سازی، فرکانس گوشه در PLL با جریان متغیر

جدول ۵: فرکانس گوشه به ازای مقادیر متفاوت پارامترهای حلقة.

	$I_p = 40 \mu\text{A}$	$C_p = 15 \text{ pF}$	$K_{vco} = 100 \times 10^3$						
(۱)	$R_p (\text{k}\Omega)$								
	۱	۱/۵	۲	۲/۵	۳	۳/۵	۴	۴/۵	۵
$F_c (\text{MHz})$	۱/۷۵	۱/۹۵	۲/۱۷	۲/۴	۲/۶۵	۲/۹	۳/۱۵	۳/۴	۳/۶۵
	$C_p = 15 \text{ pF}$	$R_p = 3.5 \text{ k}\Omega$	$K_{vco} = 100 \times 10^3$						
(۲)	$I_p (\mu\text{A})$								
	۱۰۰	۱۵۰	۲۰۰	۲۵۰	۳۰۰	۳۵۰	۴۰۰	۴۵۰	۵۰۰
$F_c (\text{MHz})$	۱	۱/۳۵	۱/۶۵	۱/۹۵	۲/۳	۲/۶	۲/۹	۳/۲	۳/۵

$$x(t) = e^{j\omega_i t} \Rightarrow y(t) = H_i(j\omega_i)e^{j\omega_i t} \Rightarrow a_i e^{j\omega_i t} + a_i(j\omega_i)e^{j\omega_i t} + b_i H_i(j\omega_i)e^{j\omega_i t} + b_i H_i(j\omega_i)(j\omega_i)e^{j\omega_i t} + b_i H_i(j\omega_i)(j\omega_i)^* e^{j\omega_i t} = c_i H_i(j\omega_i)(j\omega_i)e^{j\omega_i t} + c_i H_i^*(j\omega_i)(j\omega_i)e^{j\omega_i t} \quad (۱-\beta)$$

$$x(t) = e^{j\omega_i t} + e^{j\omega_r t} \Rightarrow y(t) = H_i(j\omega_i)e^{j\omega_i t} + H_r(j\omega_r)e^{j\omega_r t} + \gamma H_r(j\omega_i, j\omega_r)e^{j(\omega_i + \omega_r)t} \Rightarrow \gamma b_i H_r(j\omega_i, j\omega_r)e^{j(\omega_i + \omega_r)t} + \gamma b_r H_r(j\omega_i, j\omega_r)(j(\omega_i + \omega_r))e^{j(\omega_i + \omega_r)t} = j c_i \omega_r H_r(j\omega_r)e^{j(\omega_i + \omega_r)t} + j c_i \omega_r H_r(j\omega_i)e^{j(\omega_i + \omega_r)t} + j c_r \omega_i H_r(j\omega_i)e^{j(\omega_i + \omega_r)t} + j c_r \omega_i H_r(j\omega_r)e^{j(\omega_i + \omega_r)t} \quad (۲-\beta)$$

$$x(t) = e^{j\omega_i t} + e^{j\omega_r t} + e^{j\omega_t t} \Rightarrow y(t) = H_i(j\omega_i)e^{j\omega_i t} + H_r(j\omega_r)e^{j\omega_r t} + H_t(j\omega_t)e^{j\omega_t t} + \gamma H_r(j\omega_i, j\omega_r)e^{j(\omega_i + \omega_r)t} + \gamma H_t(j\omega_i, j\omega_t)e^{j(\omega_i + \omega_t)t} + \gamma H_r(j\omega_i, j\omega_t)e^{j(\omega_i + \omega_t + \omega_r)t} + \dots \Rightarrow \gamma b_i H_r(j\omega_i, j\omega_r)e^{j(\omega_i + \omega_r + \omega_t)t} + \gamma b_t H_r(j\omega_i, j\omega_t)e^{j(\omega_i + \omega_t + \omega_r)t} + \gamma b_r H_r(j\omega_i, j\omega_t)e^{j(\omega_i + \omega_t + \omega_r + \omega_r)t} = \gamma c_i j(\omega_i + \omega_r) H_r(j\omega_r, j\omega_r)e^{j(\omega_i + \omega_r + \omega_t)t} + \gamma c_i j(\omega_i + \omega_r) H_r(j\omega_i, j\omega_r)e^{j(\omega_i + \omega_r + \omega_t)t} + \gamma c_i j(\omega_i + \omega_r) H_r(j\omega_i, j\omega_t)e^{j(\omega_i + \omega_r + \omega_t)t} + \gamma c_i j(\omega_i + \omega_r) H_r(j\omega_t, j\omega_r)e^{j(\omega_i + \omega_r + \omega_t)t} + \gamma c_r j(\omega_i + \omega_r) H_r(j\omega_i, j\omega_t)e^{j(\omega_i + \omega_r + \omega_t)t} + \gamma c_r j(\omega_i + \omega_r) H_r(j\omega_t, j\omega_r)e^{j(\omega_i + \omega_r + \omega_t)t} + \gamma c_r j(\omega_i + \omega_r) H_r(j\omega_i, j\omega_r)e^{j(\omega_i + \omega_r + \omega_t)t} \quad (۳-\beta)$$

- [7] R. Nonis, N. Da Dalt, P. Palestri, and L. Selmi, "Modeling, design and characterization of a new low-jitter analog dual tuning LC-VCO PLL architecture," *IEEE J. on Solid-State Circuits*, vol. 40, no. 6, pp. 1303-1309, Jun. 2005.
- [8] H. Adrang and H. Miar-Naimi, "Modeling of jitter in bang-bang CDR with fourier series analysis," *IEEE Trans. on Circuits and Systems-I: Regular Papers*, vol. 60, no. 1, pp. 3-10, Jan. 2013.
- [9] M. Gholami and G. Ardestir, "Jitter of delay-locked loops due to PFD," *IEEE Trans. on Very Large Scale Integration (VLSI) Systems*, vol. 22, no. 10, pp. 2176-2180, Oct. 2014.
- [10] P. Palwal, M. Sattineni, and S. Gupta, "Tradeoffs between settling time and jitter in phase locked loops," *IEEE 56th Int.Midwest Symp. on Circuits and Systems, MWSCAS'13*, pp. 746-749, Columbus, OH, USA, 4-7 Aug. 2013.
- [11] L. D. Tommasi, D. Gorissen, J. Croon, and T. Dhaene, "Surrogate modeling of RF circuit blocks," In: Fitt A., Norbury J., Ockendon H., Wilson E. (eds), *Progress in Industrial Mathematics at ECMI 2008. Mathematics in Industry*, vol 15. Springer, Berlin, Heidelberg.
- [12] L. D. Tommasi, D. Gorissen, J. Croon, and T. Dhaene, "Surrogate modeling of low noise amplifiers based on transistor level simulations," In: Roos J., Costa L. (eds), *Scientific Computing in Electrical Engineering SCEE 2008. Mathematics in Industry*, vol 14. Springer, Berlin, Heidelberg.
- [13] J. C. Nunez-Perez, et al., "Flexible test bed for the behavioural modelling of power amplifiers," *The International J. for Computation and Mathematics in Electrical and Electronic Engineering*, vol. 33, no. 1-2, pp. 355-375, Jan. 2013.
- [14] M. Mollaalipour and H. Miar Naimi, "Volterra series analysis of down-conversion CMOS mixer with high IIP2 and IIP3," in *Proc. Int. Conf. on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design, SMACD'12*, pp. 201-204, Seville, Spain, 19-21 Sept. 2012.
- [15] J. M. Nichols, "Frequency distortion of second- and third-order phase-locked loop systems using a volterra-series approximation," *IEEE Trans. on Circuits and Systems-I: Regular Papers*, vol. 56, no. 2, pp. 453-459, Feb. 2009.

پمپ بار، متفاوت با همین فرکانس در PLL با جریان پمپ بار ثابت شده است. بنابراین در نظر گرفتن اثر مدولاسیون طول کانال در جریان پمپ بار ضرورت می‌یابد. مزیت روش بیان شده آن است که به طراحی کمک می‌کند تا با روشهای کارامد به طراحی پیردادزد.

پیوست

هسته‌های بسط سری ولترا با استفاده از روش ورودی هارمونیک به صورت (۱-پ) تا (۳-پ) تعیین شده‌اند.

مراجع

- [1] N. Da Dalt, "Markov chains-based derivation of the phase detector gain in bang-bang PLLs," *IEEE Trans. Circuits and Syst. II, Exp. Briefs*, vol. 53, no. 11, pp. 1195-1199, Nov. 2006.
- [2] B. Chun and M. P. Kennedy, "Statistical properties of first-order bang-bang PLL with nonzero loop delay," *IEEE Trans. Circuits and Syst. II, Exp. Briefs*, vol. 55, no. 10, pp. 1016-1020, Oct. 2008.
- [3] S. Tertinek, J. P. Gleeson, and O. Feely, "Statistical analysis of first-order bang-bang phase-locked loops using sign-dependent random walk theory," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 57, no. 9, pp. 2367-2380, Sep. 2010.
- [4] A. Ebrahimi, H. Miar Naimi, and H. Adrang, "Remarks on transient amplitude analysis of MOS cross-coupled oscillators," *IEICE Trans. Electron.*, -C, vol. 94, no. 2, pp. 231-239, 2011.
- [5] A. Carlosena and A. M. Lazaro, "Design of high-order phase lock loops," *IEEE Trans. on Circuits and Systems-II, Express Briefs*, vol. 54, no. 1, pp. 9-13, Jan. 2007.
- [6] A. Carlosena, M. Ugarte, and A. J. Lopez-Martin, "Loop filter approximation for PLLs," in *Proc. 51st Midwest Symp. on Circuits and Systems, MWSCAS'08*, pp. 21-24, Knoxville, TN, USA, 10-13 Aug. 2008.

محمدباقر توکلی تحصیلات خود را در مقطع کارشناسی و کارشناسی ارشد مهندسی برق- الکترونیک در دانشگاه آزاد اسلامی واحد اراک بهترتب در سال های ۱۳۸۲ و ۱۳۸۴ به پایان رسانده است. از سال ۱۳۸۴ در دانشکده مهندسی برق دانشگاه آزاد اسلامی واحد اراک به عنوان هیأت علمی مشغول به فعالیت گردید و اینک نیز عضو هیأت علمی این دانشکده می باشد. همچنین از سال ۱۳۸۶ به دوره دکترای مهندسی برق- الکترونیک در دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران وارد گردید و در سال ۱۳۹۱ موفق به اخذ درجه دکترا در مهندسی برق از دانشگاه آزاد اسلامی واحد اراک و هم‌اکنون استادیار دانشکده مهندسی برق دانشگاه آزاد اسلامی واحد اراک می باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: طراحی مدارهای مجتمع آنالوگ و دیجیتال، تئوری مدارهای غیرخطی و کاربردهای آن، سیستم‌های مخابرات نوری.

- [16] K. Worden and G. R. Tomlinson, *Nonlinearity in Structural Dynamics*, Bristol, U.K.: Inst. Phys. Publ., 2001.
- [17] P. Wambacq and W. Sansen, *Distortion Analysis of Analog Integrated Circuits*, Dordrecht, The Netherlands: Kluwer, 1998.

هادی ۵ بود تحصیلات خود را در مقطع کارشناسی مهندسی برق- الکترونیک در دانشگاه صنعتی سجاد و مقطع کارشناسی ارشد را در دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران بهترتب در سال های ۱۳۸۵ و ۱۳۸۹ به پایان رسانده است. از سال ۱۳۸۹ به عنوان عضو هیأت علمی در دانشکده مهندسی برق دانشگاه آزاد اسلامی واحد نور مشغول به فعالیت است. نامبرده از سال ۱۳۹۱ به دوره دکترای مهندسی برق- الکترونیک در دانشگاه آزاد اسلامی واحد اراک وارد شده و در سال ۱۳۹۶ موفق به اخذ درجه دکترا در مهندسی برق از دانشگاه آزاد اسلامی مذکور گردید. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: طراحی مدارهای مجتمع آنالوگ و دیجیتال، تئوری مدارهای غیرخطی و کاربردهای آن، تحلیل و طراحی حلقه‌های قفل فارمی باشد.

حبيب الله آدرنگ در سال ۱۳۸۲ مدرک کارشناسی مهندسی برق خود را از دانشگاه صنعتی اصفهان و در سال ۱۳۸۴ مدرک کارشناسی ارشد مهندسی برق خود را از دانشگاه فردوسی مشهد دریافت نمود. از سال ۱۳۸۶ به عنوان عضو هیأت علمی دانشگاه آزاد اسلامی واحد نور مشغول به کار می باشد. ایشان همزمان از سال ۱۳۸۶ به دوره دکترای مهندسی برق- الکترونیک در دانشگاه صنعتی نوشیروانی باشیل وارد گردید و در سال ۱۳۹۱ موفق به اخذ درجه دکترا در مهندسی برق- الکترونیک از دانشگاه آزاد گردید و هم‌اکنون استادیار دانشکده مهندسی برق دانشگاه آزاد اسلامی واحد نور می باشد. زمینه‌های علمی مورد علاقه نامبرده متنوع بوده و شامل موضوعاتی مانند طراحی مدارهای مجتمع خطی، سیستم‌های مخابرات نوری، تئوری مدارهای غیرخطی و کاربردهای آن، تحلیل و طراحی حلقه‌های قفل فارمی باشد.