# نوسان ساز کنترل شونده با ولتاژ به همراه شرایط راهاندازی قوی Kو نویز فاز کم برای کاربردهای باند K

مصطفى كاتبي، عباس نصرى، سيروس طوفان و حبيبالله زلفخاني

چکیده: در این مقاله طراحی و شبیه سازی یک نوسان ساز کنترل شونده با ولتاژ برای کاربردهای باند K ارائه شده است. در طراحی این مدار از ترکیب ساختارهای زوج ضربدری و کولپیتس برای بهرهمندی از مزایای آنها به صورت همزمان استفاده شده است. با به کارگیری ترکیب این دو ساختار در مدار پیشنهادی، شرایط راهاندازی و نویز فاز آن بهبود یافته است. همچنین با قراردادن دو سلف در میان ساختار زوج ضربدری و ساختار کولپیتس، ترارسانایی مؤثر نوسان ساز کنترل شونده با ولتاژ افزایش یافته و شرایط راهاندازی بهتر شده است. این مدار با استفاده از بانک خازنی سوئیچ شونده، گستره فرکانسی زیادی مدار برای فرکانس ۲۶/۲۵ گیکاهرتز در آفست ۱ مگاهرتز، دارای نویز فاز را پوشش می دهد. نتایج شبیه سازی نوسان ساز پیشنهادی، بیانگر این است که مدار برای فرکانس ۲۶/۲۵ گیکاهرتز در آفست ۱ مگاهرتز، دارای نویز فاز پوشش داده شده توسط این نوسان ساز کنترل شونده با ولتاژ ۱/٤ گیگاهرتز و پوشش داده شده توسط این نوسان ساز کنترل شونده با ولتاژ ۱/۱ گیگاهرتز و پوشش داده شده توسط این نوسان ساز کنترل شونده با ولتاژ ۱/۱ گیگاهرتز و نوارای ابعاد جانمایی ۲۳ مرح ۲۷ (۲۰%، حول فرکانس مرکزی است. مدار پیشنهادی دارای ابعاد جانمایی ۲۳ مرح ۲۷ (۲۰% در فناوری ۲۵۸۵ یا ست. مار با مربع تی مارم

*کلیدواژه:* نوسانساز کنترل شونده با ولتاژ، زوج ضربدری، کولپیتس، نویز فاز.

#### ۱- مقدمه

نوسانسازهای کنترلشونده با ولتاژ یکی از مهمترین بلوکها برای تولید سیگنال متناوب در سیستمهای فرکانس رادیویی میباشند. مهمترین پارامترهای یک نوسانساز کنترلشونده با ولتاژ نویز فاز، توان مصرفی، شرایط راهاندازی و گستره فرکانسی هستند.

در طراحی نوسانسازهای کنترل شونده با ولتاژ از دو ساختار حلقوی یا مدارهای تشدید سلفی– خازنی استفاده می شود [۱] تا [۳]. هر چند طراحی و پیادهسازی ساختار حلقوی در فرکانسهای پایین راحت تر می باشد، اما طراحی این ساختار با نویز فاز مناسب برای فرکانسهای بالا تقریباً غیر ممکن است [۲]. همچنین کارایی این ساختار از نظر نویز نسبت به انواع سلفی– خازنی در درجه پایین تری قرار دارد [۱] تا [۳]. ساختارهای سلفی– خازنی انواع گوناگونی دارند. ساختار زوج ضربدری به علت مزیتهایی از قبیل شرایط راهاندازی ساده و نویز فاز خوب، بیشتر استفاده می شود [۲].

این مقاله در تاریخ ۳ اردیبهشت ماه ۱۳۹۷ دریافت و در تاریخ ۱۸ مهر ماه ۱۳۹۷ بازنگری شد.

مصطفی کاتبی (نویسنده مسئول)، دانشکده مهندسی برق، دانشگاه زنجان، زنجان، ایران، (email: mostafa.katebi@znu.ac.ir).

عباس نصری، دانشکده مهندسی برق، دانشگاه زنجان، زنجان، ایران، (email: abbas.nasri@znu.ac.ir).

سیروس طوفان، دانشکده مهندسی برق، دانشگاه زنجان، زنجان، ایران، (email: s.toofan@znu.ac.ir)

حبیبالله زلفخانی، دانشکده مهندسی برق، دانشگاه زنجان، زنجان، ایران، (email: h.zolfkhani@znu.ac.ir).

همچنین یکی دیگر از این ساختارها، نوسانساز کولپیتس است که به دلیل توان مصرفی کم مورد استفاده قرار می گیرد [۴] تا [۶].

در طراحی نوسان ساز کنترل شونده با ولتاژ، ساختارهای مختلفی در باند K (۸۸ گیگاهرتز الی ۲۶/۵ گیگاهرتز) ارائه شده است [۷] تا [۶۲]. در [۷] از یک نوسان ساز به صورت قفل شده با تزریق<sup>۱</sup> ولتاژ، از طریق یک بالن<sup>۲</sup> استفاده شده است. این مدار گستره فرکانسی بالایی در حدود ۲ گیگاهرتز دارد ولی نویز فاز خوبی ندارد. در [۱۱] از زوج ضربدری MMOS همراه با یک ترانزیستور PMOS به عنوان منبع جریان استفاده شده است. این مدار توان مصرفی کمی دارد اما مشکل اصلی این مدار نویز فاز نامناسب آن است. در [۱۲] از زوج ضربدری NMOS برای آسان کردن شرایط راهاندازی و بهبود نویز فاز و برای تغییر فرکانس از خازنهای متغیر ترانزیستور PMOS استفاده شده است. ترانزیستورهای آسان کردن شرایط راهاندازی و بهبود نویز فاز و برای تغییر فرکانس از فازنهای متغیر ترانزیستور PMOS استفاده شده است. ترانزیستورهای فازنهای میشوند و این عمل سبب بهبود نویز فاز مدار می گردد اما گستره فرکانسی در مدار ارائه شده در [۱۲] بسیار کم است.

در این مقاله ساختار جدیدی از نوسان سازهای کنترل شونده با ولتاژ سلفی- خازنی به صورت ترکیبی از زوج ضربدری و کولپیتس برای بهرهمندی از مزایای دو ساختار معرفی می شود. طراحی ساختار کولپیتس را می توان با توان پایین انجام داد اما مشکل این ساختار شرایط راهاندازی سخت آن می باشد. در ساختار زوج ضربدری نویز فاز و شرایط راهاندازی نسبت به ساختارهای دیگر بهتر است و بنابراین استفاده از ساختار ترکیبی (ساختار زوج ضربدری و کولپیتس) باعث می شود که بتوان مدار را با توان پايين، شرايط راهاندازي آسان و نويز فاز مناسب طراحي کرد. در واقع با استفاده از این ساختار می توان مشکل راهاندازی سخت در نوسان ساز کولپیتس و توان نسبتاً بالا در نوسانساز زوج ضربدری را جبران نمود. همچنین در این ساختار جهت بهبود شرایط راهاندازی از ۲ سلف در بین ساختار زوج ضربدری و ساختار کولپیتس استفاده شده است. نوسان ساز کنترل شونده با ولتاژ ارائه شده برای پوشش رادار باند K (۲۴ الی ۲۴/۲۵ کنترل شونده با ولتاژ ارائه شده برای پوشش رادار باند گیگاهرتز) طراحی شده است. مدار طراحی شده از نظر نویز فاز و شرایط راهاندازی بهبود پیدا کرده و زمان پایداری نوسانات در آن کاهش یافته که این کار در فناوری TSMC ۰/۱۸ µm CMOS تحلیل و شبیهسازی شده است.

ساختار مقاله در ادامه به شرح است: در بخش دوم قسمتهای مختلف مدار پیشنهادی و نحوه طراحی آنها مورد بررسی قرار گرفته است. در بخش سوم نتایج شبیهسازی ارائه و با کارهای دیگران مقایسه می شود و نهایتاً بخش چهارم به نتیجه گیری از مقاله می پردازد.

<sup>1.</sup> Injection-Locked

<sup>2.</sup> Ballun



# ۲- مدار پیشنهادی

شکل ۱ نمای کلی از نوسانساز کنترلشونده با ولتاژ پیشنهادی را نشان میدهد. در این مقاله از ساختار زوج ضربدری و کولپیتس برای بهرموری از مزایای دو ساختار به صورت همزمان استفاده شده است. تمام ترانزیستورهای مورد استفاده این مدار در ناحیه اشباع قرار دارند. همان طور که در شکل ۱ مشخص است، در قسمت بالای این مدار از ساختار کولپیتس و در قسمت پایین این مدار از ساختار زوج ضربدری استفاده شده است. برای تغییر فرکانس از خازنهای متغیر در بین ساختار زوج ضربدری و ساختار کولپیتس استفاده شده است. همان طور که در ادامه توضیح داده خواهد شد برای بهترشدن شرایط راهاندازی دو روش به کار گرفته شده است. روش نخست این که دو سلف در میان ساختار زوج ضربدری و ساختار کولپیتس قرار داده شده است و روش بعد اعمال ولتاژ به بدنه ساختار کولپیتس قرار داده شده است و روش بعد اعمال ولتاژ به بدنه مرانزیستورها در ساختار کولپیتس میباشد. همچنین برای افزایش گستره فرکانسی از یک بانک خازنی ساده در قسمت بالای زوج ضربدری استفاده

در مدار پیشنهادی ولتاژ آستانه ترانزیستورهای  $M_{r-r}$  و  $M_{r-r}$  برابر نیست. زیرا همان طور که در ادامه توضیح داده خواهد شد ولتاژ آستانه ترانزیستورهای  $M_{r-r}$  برای بهترشدن شرایط راهاندازی با اعمال یک ولتاژ به بدنه این ترانزیستورها کاهش یافته است. همچنین باید توجه داشت با وجود متفاوتبودن ولتاژ آستانه ترانزیستورها، جریان درین ترانزیستورهای  $M_{r-r}$  و  $M_{r-r}$  با هم برابرند. زیرا طبق (۱) برای ایجاد جریان برابر باید مقدار  $M_{r-r}$  در ترانزیستورها یکسان باشند

$$I_D = \frac{1}{r} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^r \tag{1}$$



شکل ۲: ساختار افزاینده ترارسانایی.

که در آن  $I_{o}$ ,  $I_{n}$ ,  $V_{os}$ , L, W,  $C_{ox}$ ,  $\mu_{n}$ ,  $I_{D}$  و  $V_{th}$  و  $V_{th}$  و  $V_{Gs}$ ,  $\mu_{n}$ ,  $I_{D}$  درین درین ترانزیستور، ضریب تحرک پذیری الکترونها، خازن اکسید، عرض ترانزیستور، طول ترانزیستور، ولتاژ گیت– سورس و ولتاژ آستانه ترانزیستورها (با میباشند. بنابراین در طراحی مقدار ولتاژ گیت– سورس ترانزیستورها (با موجه به ولتاژ آستانه) طوری در نظر گرفته شده که مقدار  $V_{Gs} - V_{th}$  آنها برابر باشند.

# ۲-۱ اندازه ترانزیستورها

اولین قدم برای طراحی نوسانساز کنترل شونده با ولتاژ، انتخاب مناسب اندازه ترانزیستورها است. برای این کار اندازه ترانزیستورها با توجه به جریان عبوری از آنها تعیین می شود. مقدار جریان باید طوری باشد که ترارسانایی مناسب برای مقابله با مقاومت تلفاتی را ایجاد کند. برای داشتن شرایط راهاندازی بایستی رابطه زیر برقرار باشد

$$G_m \ge G_p \tag{(Y)}$$

که در آن  $G_p$  و  $G_m$  به ترتیب بیانگر ترارسانایی تلفاتی مدار تشدید و ترارسانایی ترانزیستور میباشند.  $G_m$  ترانزیستور به صورت زیر بیان می شود [۱۷]

$$G_m = \sqrt{\mathrm{Y}\mu_n C_{ox} \frac{W}{L} I_D} \tag{(Y)}$$

که  $C_{ox}$ ,  $\mu_n$ ,  $I_D$  و L و W,  $C_{ox}$ ,  $\mu_n$ ,  $I_D$  که ضریب تحرکپذیری الکترونها، خازن اکسید، عرض ترانزیستور و طول ترانزیستور میباشند.

# ۲-۲ افزایش ترارسانایی و بهبود شرایط راهاندازی

فراهم کردن ترارسانایی منفی جهت راهاندازی نوسان سازهای کنترل شونده با ولتاژ با استفاده از ولتاژ تغذیه پایین، دشوار است. با توجه به (۲) باید اندازه ترانزیستورها افزایش داده شود که باعث ایجاد خازن های پارازیتی بیشتر می گردد. همچنین ولتاژ تغذیه پایین باعث کاهش سوئینگ خروجی می شود [۱۸] تا [۲۱]. در این کار برای جلوگیری از مشکلات بیان شده و بهتر کردن شرایط راهاندازی، طبق شکل ۲ از دو سلف ( $L_{1-1}$ ) بین ساختار زوج ضربدری و کولپیتس استفاده شده است.

نیم مدار معادل ساختار افزاینده ترارسانایی در شکل ۳ نمایش داده شده است. با توجه به شکل ۳ ترارسانایی منفی کل  $(-G_{m_{total}})$  به صورت (۴) به دست می آید



شکل ۳: نیم مدار معادل ساختار افزاینده ترارسانایی.



شکل ۴: نیم مدار معادل برای مدل کردن نویز در خروجی.

$$-G_{m_{total}} = \operatorname{Re}[Y_{t}] = \frac{R_{L}C_{t}\omega^{\mathsf{r}} + (R_{L}G_{m}^{\mathsf{r}} - G_{m})}{L_{\mathsf{L}}^{\mathsf{r}}C_{t}^{\mathsf{r}}\omega^{\mathsf{r}} + (L_{\mathsf{L}}^{\mathsf{r}}G_{m}^{\mathsf{r}} - \mathsf{r}L_{\mathsf{L}}C_{t} + R_{L}^{\mathsf{r}}C_{t}^{\mathsf{r}})\omega^{\mathsf{r}} + (\mathsf{l} - R_{L}G_{m})^{\mathsf{r}}} \tag{(f)}$$

با توجه به این که در (۴) ،  $R_L G_{m_1} \ll 1$  (۴) با توجه به این که در (۴) به صورت زیر ساده می شود  $L^r_{\lambda} G^r_{m_1} \ll 7L_{\lambda} C_t$ 

$$-G_{m_{total}} = \operatorname{Re}[Y_t] = \frac{-G_{m_{\lambda}}}{(\lambda - L_{\lambda}C_t\omega^{\gamma})^{\gamma}}$$
( $\Delta$ )

با توجه به این که  $1 < L_i C_i \omega^r < 1$  است، بنابراین با افزایش مقدار سلف مخرج کوچکتر شده و در نتیجه مقدار ترارسانایی مؤثر افزایش می یابد و شرایط راهاندازی بهتر می شود.

روش دیگری که برای افزایش ترارسانایی مؤثر و بهبود شرایط راهاندازی در این مقاله استفاده شده اعمال ولتاژ به بدنه ترانزیستورها  $(M_{r-r})$  و کمکردن ولتاژ آستانه است. مقدار ترارسانایی ترانزیستور با توجه به (۶) به دست می آید

$$G_{m} = \sqrt{\Upsilon \mu_{n} C_{ox} \frac{W}{L} I_{D}} = \sqrt{\Upsilon \mu_{n} C_{ox} \frac{W}{L} \frac{\gamma}{\Upsilon} \mu_{n} C_{ox} \frac{\omega}{L} (V_{GS} - V_{th})^{\Upsilon}} = (\mathcal{F})$$
$$\mu_{n} C_{ox} \frac{W}{L} \{V_{GS} - [V_{t_{o}} + \gamma(\sqrt{\Upsilon \phi_{f} - V_{BS}} - \sqrt{\Upsilon \phi_{f}})]\}$$

که  $\psi_{BS} (\mu_{AS}, \mu_{AS}) = \psi_{BS} (\mu_{AS}, \mu_{SS}) + \psi_{BS} (\mu_{AS}, \mu_{AS}) + \psi_{BS} (\mu_{BS}, \mu_{AS})$  تحرک الکترونها، خازن اکسید، عرض ترانزیستور، طول ترانزیستور، ولتاژ گیت – سورس، ولتاژ آستانه در حالتی که ولتاژ بدنه صفر باشد، مقدار ولتاژ آستانه بدنه ترانزیستور، مقدار پتانسیل سطحی در ناحیه وارونگی شدید و ولتاژ بدنه – سورس می باشند.

همان طور که از (۶) مشخص است با اعمال ولتاژ به بدنه ترانزیستور، ترارسانایی افزایش یافته و شرایط نوسان بهبود مییابد. با این روش میتوان با ترانزیستور کوچکتر و فضای اشغالی کمتر، شرایط راهاندازی



.  $C_{\rm varv}$  شکل ۵: شبیه سازی نویز فاز برای نسبتهای مختلف خازنهای  $C_{\rm varv}$ 

نوسانساز کنترل شونده با ولتاژ را فراهم نمود. در نوسان ساز کنترل شونده با ولتاژ پیشنهادی، ولتاژی به اندازه ۲٫۴ ولت ( ۲٫۴ <  $V_{\gamma}$  که  $V_{\gamma}$  ولتاژ آستانه دیود بدنه– سورس و بدنه– درین میباشد) به بدنه ترانزیستورها اعمال شده تا ولتاژ آستانه کمتر شود. همان طور که در شکل ۱ مشخص است به بدنه ترانزیستورهای  $M_{\tau-\tau}$  ولتاژ اعمال شده است. این نکته حایز اهمیت است که برای انجام عمل ایزولاسیون بدنه، از ترانزیستورهای حایز اهمیت.

# ۲-۳ نویز فاز

نویز فاز یکی از مهمترین پارامترها و معیارهای سنجش در نوسانسازهای کنترل شونده با ولتاژ است. نویز فلیکر ترانزیستورها و تغییرات سوئینگ ولتاژ خروجی تأثیر زیادی در نویز فاز دارد [۲۲]. نویز فاز در نوسانسازها توسط رابطه زیر تعریف می شود [۴]

$$L(\Delta f) = \frac{FkT}{rP_{avs}} \left[ 1 + \frac{f_c}{\Delta f} + \left(\frac{f_o}{r\Delta f Q_L}\right)^r \left(1 + \frac{f_c}{\Delta f}\right) \right]$$
(Y)

در رابطه بالا  $Q_L$ ،  $Q_L$  و F،  $P_{avs}$ ، T،  $f_c$ ،  $f_o$ ،  $\Delta f$ ،  $Q_L$  و K بهترتیب معرف ضریب کیفیت سلف، آفست فرکانسی، فرکانس مرکزی، فرکانس گوشه عناصر فعال مدار، دما، توان متوسط عبوری از تشدیدکننده، ضریب نویز عناصر و ثابت بولتزمن هستند.

برای نشاندادن چگونگی تأثیر پارامترها بر روی نویز فاز، از یک مدل ساده به صورت شکل ۴ استفاده شده است [۲۳]. در این مدل ترانزیستورهای زوج ضربدری نقش منبع جریان دم را دارند و نویز فلیکر آنها بر روی خروجی اثر می گذارد و باعث خرابی نویز فاز می شود.

با توجه به شکل ۴ مشخص است نویزی را که بر روی خروجی تأثیر می گذارد می توان با کاهش نسبت خازنهای  $C_{\gamma}/C_{\text{varv}}$  بهبود داد. نویز فاز خروجی برای نسبتهای مختلف خازنهای  $C_{\gamma}/C_{\text{varv}}$  مشیه سازی و در شکل ۵ نمایش داده شده است.

 $C_{n}/C_{varn}$  همان طور که در شکل ۵ مشخص است با افزایش نسبت  $C_{n}/C_{varn}$  مقدار نویز فاز ابتدا نویز فاز بهبود مییابد و برای ۲٫۷۵ و ۲٫۷۵ مقدار نویز فاز چندان تغییر نمی کند. با توجه به این که مقدار خازنهای  $C_{var}$  و  $C_{var}$  در نظر خازنهای  $C_{var}$  و میتنایم فرکانس خروجی تأثیر دارند، در این مقاله برای داشتن نویز فاز بهینه در فرکانس مورد نظر نسبت ۲٫۶ یک مصالحه بین نویز فاز، فرکانس خروجی و اندازه خازن می باشد).

#### ۲-٤ تحلیل شرایط و فرکانس نوسان

در نوسانساز کنترل شونده با ولتاژ معرفی شده در شکل ۱، قسمت اصلی مدار را نوسان ساز کولپیتس، طبق شکل ۶ تشکیل میدهد. شرط راهاندازی در نوسان ساز کولپیتس از (۸) پیروی میکند [۲۲]



شكل ۶: نوسانساز كولپيتس.

$$g_{m\tau}R_{P\tau} \ge \frac{C_{tl}}{C_{v}} + \frac{C_{v}}{C_{tl}} + \tau \tag{(A)}$$

که در آن  $g_{m\tau}$  ترارسانایی ترانزیستور  $M_{\tau}$  و  $M_{\tau}$  مقاومت معادل موازی با سلف  $L_{\tau}$  میباشند. همچنین  $\Gamma_{\iota}$  و  $\Gamma_{\iota}$  خازنهای تبدیل امپدانس و ایجادکننده فیدبک مثبت در نوسانساز هستند. در (۸)  $\Gamma_{\iota}$  و  $\Gamma_{\iota}$ ، خازنهای معادل دیدهشده از گرههای A و B (در شکل ۱) میباشند. با توجه به مطالب بیانشده برای طراحی نوسانساز کنترل شونده با ولتاژ، باید خازنهای پارازیتی در نظر گرفته شوند. فرکانس نوسان مدار معرفی شده نیز طبق (۹) به دست میآید [۲۲]

$$f = \frac{1}{\tau \pi \sqrt{L_{total} C_{total}}} \tag{9}$$

در رابطه مذکور  $L_{total}$  و  $L_{total}$  به ترتیب سلف و خازن معادل در گره خروجی مدار نوسان ساز نشان داده شده در شکل ع می باشند.

برای محاسبه فرکانس نوسان در نوسانساز کنترل شونده با ولتاژ، نیاز به محاسبه خازن دیده شده از گره خروجی است. به همین منظور جهت محاسبه دقیق باید خازن های پارازیتی المان های مدار در نظر گرفته شوند. سلف ها تأثیر زیادی بر فرکانس نوسان دارند زیرا علاوه بر این که خودشان تأثیر مستقیم بر فرکانس نوسان دارند، خازن های پارازیتی

تولیدی آنها نیز بر فرکانس نوسان تأثیر می گذارد. در مدار طراحی شده از سلف های مارپیچ استفاده شده که مدار معادل آن در شکل ۷ نشان داده شده است [۲۲]. در این ساختار مقدار سلف از (۱۰) به دست می آید [۲۲]

$$L \approx \frac{\mathbf{r} \mathbf{v}_{/\delta} \boldsymbol{\mu}_{.} N^{\mathsf{v}} \boldsymbol{a}^{\mathsf{v}}}{\mathbf{v} D - \mathbf{v} \mathbf{r} \boldsymbol{a}} \tag{1.1}$$

در رابطه فوق،  $\mu$  میزان تحرکپذیری در خلاً، N تعداد دور، a میزان فاصله مرکز سلف تا وسط سیمپیچ و D قطر سیمپیچ است. مقادیر این خازنهای پارازیتی از (۱۱) تا (۱۳) به دست میآیند [۲۲]

$$C_{ox} = WL \frac{\varepsilon_{ox}}{t_{ox}} \tag{11}$$

$$C_p = NW^{\mathsf{r}} L \frac{\mathcal{E}_{ox}}{t_{ox}} \tag{17}$$

$$C_{\gamma} = \frac{\gamma}{WLC_{sub}} \tag{17}$$





شکل ۸: خازنهای ترانزیستور.

که W، L، W،  $C_{sub}$ ، N، L، W و  $E_{ox}$  و  $E_{ox}$  به ترتیب بیانگر عرض فلز<sup>(</sup>، کل طول سیم پیچ، تعداد دور، خازن بدنه، ضریب گذردهی الکتریکی سیلیکون دی اکسید و ضخامت اکسید می باشند. همچنین مقدار مقاومت ها نیز از (۱۴) و (۱۵) محاسبه می شوند [۲۲]

$$R_{s} = \frac{L}{W\sigma\delta(v - e^{-\frac{t}{\delta}})}$$
(14)

$$R_{\gamma} = \frac{WLC_{sub}}{\gamma} \tag{10}$$

که در آن W، L، W،  $C_{sub}$ ،  $\sigma$ ، L، W که در آن W، میم پیچ، ضریب هدایت فلز، خازن بدنه، ضخامت اکسید و اثر پوستی میباشند.

ترانزیستورهای مورد استفاده در مدار به دلیل تولید خازنهای پارازیتی در تعیین فرکانس نوسان نقش دارند. نمای کلی از خازنهای پارازیتی ترانزیستور در شکل ۸ نشان داده شده است. اغلب در طراحیها خازنهای گیت– درین و گیت– سورس در نظر گرفته می شوند و از دیگر خازنها صرف نظر می گردد.

از آنجا که ترانزیستورهای مورد استفاده در ناحیه اشباع بایاس شدهاند، لذا با استفاده از (۱۶) و (۱۷) مقدار خازنهای گیت– سورس و گیت– درین به دست میآیند [۲۲]

$$C_{GS} = [C_{GSO} + \frac{\gamma}{\gamma} C_{ox} L] W$$
(18)

$$C_{GD} = C_{GDO}W \tag{1Y}$$

1. Metal

2. Skin Depth



شکل ۹: نیم مدار معادل خازنی نوسانگر پیشنهادی.

جدول ۱: مقادیر طراحیشده برای نوسانساز پیشنهادی.

پارامترهای مدار	مقادير
(W)	۵۰ µm
$(\underline{L})_{r-r}$	•,۱۸ μm
$(\frac{W}{L})_{r-r}$	<u>۵۰ µm</u>
	•,۱۸ μm
$C_{\scriptscriptstyle Var}$	98 ~ 188 <i>fF</i>
$C_{_{i-r}}$	tat fF
$L_{r-r}$	$r \cdot pH$
$L_{r-r}$	۱۳۲ <i>pH</i>
$V_{DD}$	$\iota_{\Delta} V$
$V_b$	$\lambda_{/} \Lambda \mathbf{V}$
$V_{bulk}$	۰/۴ V

که در آن  $C_{GS}$ ،  $C_{GS}$ ،  $C_{GSO}$ ،  $C_{GSO}$  به ترتیب بیانگر خازنهای گیت– سورس، گیت– درین، خازن همپوشانی گیت– سورس، خازن همپوشانی گیت– درین و خازن اکسید میباشند. همچنین W و L نیز به ترتیب معرف عرض و طول ترانزیستور هستند.

زوج ضربدری قرارگرفته در طبقه پایین نیز به سبب تولید خازنهای پارازیتی، بر فرکانس نوسان و شرایط نوسان تأثیرگذار است. خازن معادل دیدهشده از زوج ضربدری از (۱۸) به دست میآید [۲۲]

$$C_{cross} = C_{GS} + \mathcal{F}C_{GD} \tag{1A}$$

که خازنهای  $C_{GS}$  و  $C_{GD}$  به ترتیب نشاندهنده خازن گیت- سورس و خازن گیت- سورس و خازن گیت- درین ترانزیستورهای زوج ضربدری می باشند.

با در نظر گرفتن خازنهای پارازیتی، نیممدار معادل خازنی نوسانگر پیشنهادی به صورت شکل ۹ به دست میآید.

در این شکل  $C_{cross}$  خازن معادل دیده شده از زوج ضربدری و خازنهای تنظیم گسسته،  $C_{eqL*}$  و  $C_{eqL*}$  خازنهای معادل سلف  $L_{\epsilon}$  و  $L_{\epsilon}$  معرف خازن متغیر،  $C_{GD*}$  و  $C_{GD*}$  به ترتیب خازنهای گیت– سورس و گیت– درین ترانزیستور  $M_{\epsilon}$  و  $T_{\epsilon}$  خازن ثابت مربوط به نوسانساز کولپیتس میباشند. با توجه به شکل ۹، یکایک خازنهای معادل دیده شده از سر خروجی طبق (۱۹) تا (۲۲) به دست میآیند

$$C_{eax} = C_{cross} + C_{ealx} + C_{Varx} + C_{GSF}$$
(19)

$$C_{eqv} = \frac{C_{\rm r} C_{eqv}}{C_{\rm r} + C_{eqv}} + C_{GDv} \tag{(7.)}$$

$$C_{eq\tau} = C_{eqL\tau} \tag{(T1)}$$

$$C_{Total} = C_{eqv} + C_{eqv} \tag{(YY)}$$



شکل ۱۰: طرح جانمایی مدار پیشنهادی.

با توجه به مقدار خازن کل به دست آمده از (۲۲)، فرکانس نوسان از (۹) به دست میآید. همچنین خازن  $C_{i_1}$  در (۸) که مربوط به شرط نوسان است برابر با خازن معادل  $C_{eqr}$  میباشد. بنابراین با استفاده از روابط بیان شده می توان شرایط نوسان را مهیا نمود. مقادیر تمامی پارامترهای مداری نوسان ساز کنترل شونده با ولتاژ پیشنهادی در جدول ۱ آمده است.

# ۳- نتایج شبیهسازی

نوسان ساز کنترل شونده با ولتاژ پیشنهادی با مقادیر بیان شده در جدول ۱ در فناوری TSMC ۰/۱۸ μm CMOS توسط نرمافزار Cadence شبیه سازی شد (نتایج شبیه سازی استخراج شده از جانمایی آمده است). شکل ۱۰ طرح جانمایی مدار پیشنهادی را نشان می دهد که ابعاد این طرح برابر با ۲۳۵ س۳ ۰/۳۳۵ است. نتایج شبیه سازی مستخرج از جانمایی نشان می دهد که توان مصرفی نوسان ساز در فرکانس ۲۴/۲۵ گیگاهر تز با ولتاژ تغذیه ۱/۵ ولت برابر ۱۵/۹۲ میلی وات است.

شکل ۱۱ نمودار ولتاژ خروجی مدار در حوزه زمان را نشان میدهد. همان طور که مشاهده میشود، دامنه قله خروجی دو سر مدار به صورت دیفرانسیلی در حدود ۲/۵ ولت است. همچنین زمان رسیدن به نوسانات پایدار با ولتاژ تغذیه ۱/۵ ولت در حدود ۱ نانوثانیه میباشد.

شکل ۱۲ تغییرات فرکانس بر حسب ولتاژ تنظیم در حالتهای مختلف کلیدزنی را نشان میدهد. همان طور که مشاهده می شود، نوسان ساز کنترل شونده با ولتاژ گستره فرکانسی از ۲۳/۶ تا ۲۵ گیگاهرتز را پوشش میدهد. هنگامی که همه سوئیچها خاموش هستند (۲۰۰۰  $S_rS_r$ ) بازه فرکانسی از ۲۴/۱۵ تا ۲۴/۹۱ گیگاهرتز به ازای ولتاژ تنظیم ۰ تا ۱/۵ ولت است. زمانی که همه سوئیچها روشن هستند (۲۱۱ =  $S_rS_r$ ) تغییرات فرکانس بین ۲۳/۶ تا ۲۴/۰۵ گیگاهرتز است و بنابراین گستره تنظیم<sup>7</sup> نوسان ساز کنترل شونده ولتاژ در حدود ۲/۵٪ حول فرکانس مرکزی است.

<sup>1.</sup> Post-Layout Simulation

<sup>2.</sup> Layout

<sup>3.</sup> Tuning Range



فرکانسی ۱۰۰ کیلوهرتز، ۱ مگاهرتز و ۱۰ مگاهرتز به ترتیب برابر -۱۲۰ dBc/Hz -۹۵ dBc/Hz است.

شکلهای ۱۵ و ۱۶ نتایج شبیهسازی تغییرات فرکانس نوسان و نویز فاز را در گوشههای مختلف پروسه برای فرکانس مرکزی ۲۴٬۲۵ گیگاهرتز نشان میدهند. با توجه به این نمودارها، بیشینه مقدار تغییرات در گوشهها از حالت معمول (TT) برای گستره فرکانسی در حدود ۲۰٫۶ و برای نویز فاز ۴٪ است.

1. Corner



شکل ۱۳: تغییرات فرکانس به ازای ورودی پله.

 $S_{1}S_{r}S_{r} = 110$  تغییرات فرکانس خروجی را برای حالت 100سوئیچها به ازای ورودی پله برای ولتاژ کنترلی نشان میدهد. همان طور که در شکل مشخص است به ازای تغییر ولتاژ تنظیم ( $V_{tune}$ ) از مقدار ۶٫۶ ولت به مقدار ۱٫۴ ولت، مدت زمان تغییر فرکانس ۱٫۱۷ نانوثانیه است. نتایج شبیهسازی نویز فاز نوسانساز در فرکانس ۲۴٬۲۵ گیگاهرتز در

شکل ۱۴ آمده است. مطابق شکل، نویز فاز نوسانساز در آفستهای

99



شکل ۱۷: نمودار هیستوگرام فرکانس مرکزی برای ۱۰۰۰ تکرار در شبیهسازی مونتکارلو.

ے شبیہساز <i>ی</i>	بههای مختلف	مقایسه گوش	جدول ۲:
--------------------	-------------	------------	---------

Corners	Frequency Range (GHz) $(S_{\gamma}S_{\gamma}S_{\gamma} = 11 \cdot)$	Phase noise @ \ MHz (dBc/Hz)
TT	۲۳,۷۵ ~ ۲۴,۳۵	-12.
SS	$TT_AT \sim TT_T$	-110/677
SF	$TT_V TA \sim TT_V TT$	-110/10
FS	$T_{1}^{m}$ SA ~ $T_{1}^{m}$ TD	$-1)\lambda/2)$
FF	$TT_V - TF_V TA$	-17+/1TX

در جدول ۲ نتایج شبیهسازیهای گستره فرکانسی و نویز فاز برای گوشههای مختلفی که در اثر تغییرات پروسه به وجود میآیند نشان داده شده است. اعداد گزارش شده در این جدول بیان کننده گستره فرکانسی و نویز فاز در گوشههای مختلف و در حالت معمول فناوری (TT) هستند. با مقایسه اعداد این جدول مشاهده می شود که تغییرات پروسه تأثیر چندانی بر روی مشخصات نوسان ساز کنترل شونده با ولتاژ نداشته اند و قابل قبول هستند.

شکل ۱۷ نمودار هیستوگرام<sup>۱</sup> مربوط به شبیهسازی مونتکارلو<sup>۲</sup> در فرکانس مرکزی را برای ۱۰۰۰ تکرار نمایش میدهد. همان طور که در شکل ۱۷ مشاهده میشود اکثر پاسخها در حوالی فرکانسهای ۲۴٫۲ تا ۲۴٫۲۷ گیگاهرتز میباشند. این نمودار نشاندهنده تغییرات ۲٫۲ درصدی فرکانس مرکزی (۲۴٫۲۵ گیگاهرتز) در برابر تغییرات پروسه میباشد.

شکل ۱۸ نتایج شبیهسازی مونتکارلوی نویز فاز در فرکانس ۲۴٬۲۵ گیگاهرتز و در آفست ۱ مگاهرتز را برای ۱۰۰۰ تکرار نمایش میدهد. با توجه به شکل ۱۸ مشاهده میشود که اکثریت پاسخها در اطراف نویز فاز ۱۲۰ dBc/Hz به دست آمدهاند. همچنین نویز فاز به دست آمده در بدترین حالت نیز تغییراتی در حدود ۲/۳ درصد نسبت به نویز فاز اصلی داشته است.

ضریب شایستگی<sup>7</sup> مدار طبق (۲۳) بیان می شود [۴]



شکل ۱۸: نمودار هیستوگرام نویز فاز در آفست ۱ مگاهرتز در فرکانس مرکزی برای ۲۰۰۰ تکرار در شبیهسازی مونتکارلو.

$$FOM = L(\Delta f) - r \cdot \log \frac{f}{\Delta f} + v \cdot \log \frac{P_{DC}}{vmW}$$
(rr)

که در آن (L( $\Delta f)$  نویز فاز،  $\Delta f$  آفست فرکانسی، f فرکانس مرکزی نوسانساز و  $P_{DC}$  توان مصرفی است. طبق (۲۳) ضریب شایستگی به دست آمده برای نوسانساز پیشنهادی در حدود ۱۹۵/۶۷ dBc/Hz– است.

در جدول ۳ مقایسه ای بین مشخصات اصلی مدار پیشنهادی و برخی کارهای انجام شده، صورت گرفته است. با توجه به جدول مشاهده می شود با طراحی نوسان ساز کنترل شونده با ولتاژ به صورت کولپیتس و زوج ضربدری و همچنین با استفاده از تکنیک افزایش ترارسانایی، پارامترهای نویز فاز نسبت به کارهای دیگر بهبود یافته است. همچنین در مدار پیشنهادی گستره تنظیم نسبت به [۱۳] و [۱۶] افزایش و علاوه بر این، توان مصرفی نسبت به [۱۳] تا [۱۵] کاهش پیدا کرده است. از آنجا که معیار سنجش مدارات توسط ضریب شایستگی صورت می پذیرد، با توجه به جدول مشاهده می شود که ضریب شایستگی مدار پیشنهادی نسبت به کارهای دیگران برتری دارد. اصلی ترین مشخصه نوسان ساز، نویز فاز کارهای دیگران برتری دارد. اصلی ترین مشخصه نوسان ساز، نویز فاز کارهای دیگران برتری دارد. اصلی ترین مشخصه نوسان ساز، نویز فاز کارهای دیگران برتری دارد. اصلی ترین مشخصه نوسان ساز، نویز فاز کارهای دیگران برتری دارد. اصلی ترین مشخصه نوسان ساز، نویز فاز کارهای دیگران برتری دارد. می بعبود نویز فاز آن شده است. همچنین دلیل دیگر بهبود نویز فاز، در نظر گرفتن نسبت مناسب  $C_1/C_{vart}$ 

### ٤- نتيجه گيري

در این مقاله یک نوسانساز کنترل شونده با ولتاژ برای پوشش گستره فرکانسی رادار باند K در فناوری TSMC ۰/۱۸ µm CMOS طراحی و شبیهسازی شده است. با استفاده از ترکیب ساختارهای کولپیتس و زوج ضربدری در طراحی این نوسانساز، نویز فاز و شرایط راهاندازی بهبود یافتهاند. همچنین با قراردادن سلف میان ساختارهای زوج ضربدری و کولپیتس شرایط راهاندازی بهتر شده است. علاوه بر این با در نظر گرفتن یک نسبت مناسب برای خازنهای C و  $r_{var}$  نویز فاز بهبود پیدا کرده است. در این مدار برای پوشش گستره فرکانسی بالا از بانکهای خازنی است. در این مدار برای پوشش گستره فرکانسی بالا از بانکهای خازنی فرکانسی ۱۸ مگاهرتز، توان مصرفی مدار ۱۵/۹۲ میلیوات و نویز فاز در آفست فرکانسی ۱ مگاهرتز در حدود مدار ۱۵/۹۲ میلیوات و نویز فاز در آفست شایستگی این مدار کراکه طاکه ۲۶/۱ است. همچنین ضریب شایستگی این مدار کرانس مرکزی است.

<sup>1.</sup> Histogram

<sup>2.</sup> Monte-Carlo

<sup>3.</sup> Figure of Merit

جدول ۳: مقایسه مشخصات مدار با کارهای انجامشده.

این مقاله <sup>***</sup> (Post Sim)	(Sim) <sup>**</sup> [パ۶]	(Fab) <sup>*</sup> [۱Δ]	(Fab) <sup>*</sup> [14]	(Fab) <sup>*</sup> [1٣]	
24,20	۲ ۱/۰۲	۲.	۲۵/۰۵	<b>۱</b> ٩ <sub>/</sub> ٩	فرکانس (GHz)
Δ <sub>/</sub> Υ	٣/۴	١٩	$\Lambda_{/}$ $ m  m  m  m  m  m  m  m  m  m  m  m  m  $	۲,۶	گستره تنظیم (٪)
-12+	- <i>\ \ •</i> /٩	-119	-114/m	-111	نویز فاز در أفست ۱ مگاهرتز (dBc/Hz)
1۵/٩٢	Υ <sub>/</sub> ۵	۵۶	۵۰٫۴	٣٢	توان مصرفی (mW)
- \9&/FV	$-\lambda\lambda\lambda/V$	- \ <b>X</b> Y	-141	- 1A 1/9	ضریب شایستگی (dBc/Hz)
$\cdot$ <sub>/</sub> \λ μm CMOS	+/11 $\mu m$ 1PFM CMOS	۵۵ nm BiCMOS	۹۰ CMOS nm	+/ $h$ μm CMOS	فناوري
زوج ضربدري و كولپيتس	زوج ضربدري مكمل	زوج ضربدری	ساختار SIL	زوج ضربدری	ساختار

Fabricate \*

Simulation \*\*

Post-Layout-Simulation \*\*\*

Microelectronics and Electronics, PRIME'17, pp. 193-196, Giardini Naxos, Italy, 12-15 Jun. 2017.

- [16] N. Jahan, A. Barakat, and R. K. Pokharel, "Study of phase noise improvement of K-band VCO using additional series resonance realized by DGS resonator on CMOS technology," in *Proc. IEEE Asia Pacific Microwave Conf., APMC'17*, pp. 1014-1017, Kuala Lumpur, Malaysia, 13-16 Nov. 2017.
- [17] P. E. Allen and D. T. Holberg, CMOS Analog Circuit Design, Oxford University Press, 2011.
- [18] A. Buonomo and A. L. Schiavo, "Modeling and analysis of differential VCOs," *International J. of Circuit Theory Application*, vol. 32, no. 3, pp. 117-131, May 2004.
- [19] H. H. Hsieh and L. H. Lu, "A high-performance CMOS voltagecontrolled oscillator for ultra-low-voltage operations," *IEEE Trans.* on Microwave Theory and Technique, vol. 55, no. 3, pp. 467-473, Mar. 2007.
- [20] H. H. Hsieh and L. H. Lu, "A V-band CMOS VCO with an admittance-transforming cross-coupled pair," *IEEE J. of Solid-State Circuits*, vol. 44, no. 6, pp. 1689-1696, May 2009.
- [21] A. Tasic, W. A. Serdijn, and J. R. Long, "Resonant-inductive degeneration for manifold improvement of phase noise in bipolar LC-oscillators," *IEEE Trans. on Circuits and Systems-I, Reg. Papers*, vol. 57, no. 6, pp. 1175-1186, Dec. 2010.
- [22] B. Razavi, B. Goodwin, and J. Fuller, *RF Microelectronics*, 2nd Edition, USA, Prentice Hall, 2011.
- [23] J. P. Hong and S. G. Lee, "Low phase noise G<sub>m</sub> boosted differential gate-to-source feedback Colpitts CMOS VCO," *IEEE J. Solid-State Circuits*, vol. 44, no. 11, pp. 3079-3091, Nov. 2009.

مصطفی کاتبی در سالهای ۱۳۹۴ و ۱۳۹۶ مدرک کارشناسی و کارشناسی ارشد مهندسی برق خود را از دانشگاه زنجان دریافت نمود. نامبرده در دوره کارشناسی و کارشناسی ارشد خود به عنوان دستیار آموزشی در درسهای مختلفی همچون مدارهای مخابراتی، الکترونیک ۱ و ۳، تجزیه و تحلیل سیگنالها و سیستمها و تکنیک پالس فعالیت نموده است. ایشان همچنین سابقه همکاری با شرکت فرادرس در تدریس چندین نرمافزار را دارند. زمینههای علمی و تحقیقاتی مورد علاقه ایشان عبارتند از: سیستمهای فراستنده و گیرنده، طراحی مدارهای مجتمع آنالوگ و طراحی مدارهای مجتمع فرکانس بالا.

**عباس نصری** در سال ۱۳۹۳ مدرک کارشناسی ارشد مهندسی برق خود را از دانشگاه زنجان دریافت نمود. وی در سال ۱۳۹۵ در مقطع دکترا مهندسی برق در دانشگاه زنجان پذیرفته شد. نامبرده در دوران دکترای خود موفق به اخذ فرصت مطالعاتی از دانشگاه تورین ایتالیا گردید و مشغول همکاری با گروه DTE این دانشگاه شد. ایشان در طول دوران تحصیل دکترای خود به عضویت بنیاد ملی نخبگان درآمدند. زمینههای پژوهشی مورد علاقه نامبرده عبارتند از: طراحی مدارات مجتمع آنالوگ و فرکانس بالا، طراحی مدارات ماکروویو و سیستمهای فرستنده گیرنده.

**سیروس طوفان** در سال ۱۳۷۸ مدرک کارشناسی مهندسی برق خود را از دانشگاه صتعتی امیرکبیر و در سالهای ۱۳۸۱ و ۱۳۸۷ مدرک کارشناسی ارشد و دکترا مهندسی برق خود را از دانشگاه علم و صنعت دریافت نمود. ایشان در دوران دکترا موفق به اخذ فرصت مطالعاتی از دانشگاه پلی تکنیک تورین واقع در ایتالیا شدند. دکتر طوفان از سال ۱۳۸۹ در دانشکده مهندسی برق دانشگاه زنجان مشغول به فعالیت گردید و اینک نیز عضو هیأت علمی این دانشکده می باشد. زمینههای علمی مورد علاقه نام برده متنوع بوده و شامل موضوعاتی مانند طراحی مدارهای مجتمع فرکانس بالا، طراحی مدارهای مجتمع

# مراجع

- ر. بستانی، م. انصاریان و ج. یاوند حسنی، "تحلیل عناصر پارازیتی عناصر بر [1] عملکرد نوسان گر تزویج ضربدری در محدود باند میلیمتری،" *مجله مهندسی برق دانشگاه تبریز*، جلد ۴۷، شماره ۳، صص. ۸۷۵–۸۶۷ پاییز ۱۳۹۶.
- [2] M. Hsieh and G. E. Sobelman, "Comparison of LC and ring VCOs for PLLs in a 90 nm digital CMOS Process," in *Proc. Int. SOC Design Conf.*, pp. 19-22, Jan. 2006.

کنترل شده با ولتاژ با استفاده از اثر میلر،" *مجله مهندسی برق دانشگاه تبریز*،

- [4] T. P. Wang, "A CMOS colpitts VCO using negative-conductance boosted technology," *IEEE Trans. on Circuits and Systems-I*, vol. 58, no. 11, pp. 2623-2635, Nov. 2011.
- [5] K. W. Cheng and M. Je, "A current-switching and g<sub>m</sub>-enhanced colpitts quadrature VCO," *IEEE Microwave and Component Letters*, vol. 23, no. 3, pp. 143-145, Mar. 2013.
- [6] R. Aparicio and A. Hajimiri, "A noise-shifting colpitts differential VCO," *IEEE J. of Solid-State Circuit*, vol. 37, no. 12, pp. 1728-1736, Dec. 2002.
- [7] B. E. Seow and W. C. Lai, "Fully integrated 24 GHz CMOS injection-locked VCO with folded marchand balun," in *Proc. Region* 10 Conf., TENCON'16, pp. 2528-2530, Singapore, Singapore, 22-25 Nov. 2016.
- [8] M. S. Sadr, H. Ghafoorirad, M. Yavari, and S. Sheikhaei, "A novel low phase noise and low power DCO in 90 nm technology for ADPLL application," in *Proc. 24th Iranian Conf. on Electrical Engineering*, pp. 810-815, Shiraz, Iran, 10-12 May 2016.
- [9] Y. Ting, Z. Y. Ming, L. H. Liang, Z. Y. Men, and W. Yue, "A Kband low phase noise and wide tunnig range LC VCO," in *Proc. IEEE 12th In. Conf. on Solid-State and Integrated Circuit Technology*, 3 pp., Guilin, China, 28-31 Oct. 2014.
- [10] T. N. Nguyen and J. W. Lee, "A K-band CMOS differential vackar VCO with the gate inductive feedback," *IEEE Trans. on Circuits and Systems*, vol. 59, no. 5, pp. 257-261, Mar. 2012.
- [11] I. Mansour, H. Mosalam, A. Allam, A. B. Abdel-Rahman, and R. K. Pokharel, "K band low power voltage controlled oscillator using 180 nm CMOS technology with a new high quality inductor," in *Proc. Int. Conf. on Ubiquitous Wireless Broadband, ICUWB'16,* 4 pp., Nanjing, China, 16-19 Oct. 2016.
- [12] J. H. Tsai, Y. Z. Lin, and Y. T. Kuo, "A K-band low phase noise and low power CMOS voltage controlled oscillator," *IEEE Microwave* and Optical Technology Letters, vol. 59, no. 2, pp. 362-366, Feb. 2017.
- [13] H. H. Hsieh and L. H. Lu, "A low-phase-noise K-band CMOS VCO," *IEEE Microwave and Component Letters*, vol. 16, no. 10, pp. 552-554, Sept. 2006.
- [14] H. Y. Chang and S. G. Lee, "Design and analysis of CMOS lowphase-noise low-jitter subharmonically injection-locked VCO with FLL self-alignment technique," *IEEE Trans. on Microwave Theory* and Technique, vol. 24, no. 12, pp. 4632-4645, Dec. 2016.
- [15] N. Lacaita, M. Bassi, A. Mazzanti, and F. Svelto, "A low-noise K-band class-C VCO for E-band 5G backhaul systems in 55 nm BiCMOS technology," in *Proc. 13th Conf. on Ph.D Research in*

آنالوگ، طراحی مبدلهای DC به DC، طراحی مبدلهای آنالوگ به دیجیتال و دیجیتال به آنالوگ و سیستمهای فرستنده و گیرنده میباشد.

حبیب الله زلفخانی مدرک کارشناسی و کارشناسی ارشد مهندسی برق خود را از دانشگاه تهران در سالهای ۱۳۶۷ و ۱۳۷۲ و مدرک دکترای خود را در سال ۱۳۸۶ از دانشگاه علم و صنعت دریافت نمود. ایشان در حال حاضر عضو هیأت علمی دانشگاه مشغول به دانشگاه زنجان می باشند. نام برده هم اکنون به عنوان معاون آموزشی دانشگاه مشغول به فعالیت است. همچنین ایشان در کارنامه مدیریتی خود سابقه حضور در قسمت معاونت آموزشی دانشکده برق را نیز دارند. زمینههای علمی مورد علاقه ایشان متنوع بوده و شامل موضوعاتی مانند طراحی مدارهای مجتمع فرکانس بالا، طراحی مدارهای ماکروویو و پهن باند می باشد.